文献

J-GLOBAL ID：201702244445517901   整理番号：17A1570720

調整可能な非対称スパイクタイミング依存可塑性を実現するCMOSシナプス設計【Powered by NICT】

A CMOS synapse design implementing tunable asymmetric spike timing-dependent plasticity

著者 (3件)： Ivans Robert C. (Department of Electrical and Computer Engineering, Boise State University, Boise, ID, USA) ,  Cantley Kurtis D. (Department of Electrical and Computer Engineering, Boise State University, Boise, ID, USA) ,  Shumaker Justin L. (Vehicle Technology Directorate, US Army Research Laboratory, Aberdeen Proving Ground, MD, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： MWSCAS  ページ： 1125-1128  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： CMOSシナプス設計は非同期スパイキングニューラルネットワークにおける調整可能な非対称スパイクタイミング依存性学習を行うことができた。全体の設計は三つの主要なサブ回路ブロックから構成され,それぞれの動作について述べた。全シナプスの対ベーススパイクタイミング依存可塑性(STDP)を用いて,CadenceのVirtuosoプラットフォームを用いたシミュレーションにより実証した。シナプス重量変化のSTDP曲線学習窓と速度の調整は様々な制御パラメータを用いて可能である。適切に調節すると,得られた学習則は生体系で観察されたものと密接に符合することを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *シナプス ,  *非対称性 ,  生体系 ,  学習
準シソーラス用語： 学習則 ,  制御パラメータ ,  スパイキングニューラルネットワーク ,  *スパイクタイミング依存シナプス可塑性 , 【Automatic Indexing@JST】

分類 (1件)： 人工知能  (JE08000Z)

タイトルに関連する用語 (5件)： 非対称 ,  スパイクタイミング依存可塑性 ,  CMOS ,  シナプス ,  設計