文献

J-GLOBAL ID：201702244481709949   整理番号：17A0914311

組合せディジタル回路シミュレーションのためのディジタルIC設計における修正Petriネットアルゴリズムの適用【Powered by NICT】

Application of modified Petri Nets algorithm in digital IC design for combinational digital circuits simulation

著者 (2件)： Lapin A.V. (Department of Integrated Circuits Design, National Research University of Electronic Technology, Moscow, Russian Federation) ,  Bulakh D.A. (Department of Integrated Circuits Design, National Research University of Electronic Technology, Moscow, Russian Federation)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： EIConRus  ページ： 475-476  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,論理シミュレータ(Petri論理シミュレータ)のためのシミュレーションエンジンとして修正Petriネットアルゴリズムの使用を提案した。工具組合せディジタル回路の論理シミュレーションのために採用した。修正Petriネットアルゴリズムを用いて,デルタ遅延を除去することが可能である。雇用されているツールを優先選択問題の問題を解くことによってより正確なシミュレーション結果を提案し,二つまたはそれ以上の事象を同時に発生した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *Petriネット ,  選択問題 ,  *ディジタル回路 ,  *アルゴリズム ,  *シミュレーション ,  シミュレータ ,  *ディジタル集積回路 ,  論理シミュレーション

分類 (1件)： 論理回路  (NC05070B)

タイトルに関連する用語 (7件)： 組合せ ,  ディジタル ,  回路シミュレーション ,  ディジタルIC ,  設計 ,  Petriネット ,  アルゴリズム