文献

J-GLOBAL ID：201702245011845797   整理番号：17A0829123

フォールトトレラントNoCに基づくMPSoCにおける処理要素(PE)の通信に駆動された再配置【Powered by NICT】

Communication driven remapping of processing element (PE) in fault-tolerant NoC-based MPSoCs

著者 (3件)： Chen Chia-Ling (Department of Computer Science, National Tsing Hua University, Taiwan) ,  Chen Yen-Hao (Department of Computer Science, National Tsing Hua University, Taiwan) ,  Hwang TingTing (Department of Computer Science, National Tsing Hua University, Taiwan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ASP-DAC  ページ： 666-671  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： マルチプロセッサシステムオンチップへの処理要素(PE)の損傷を許容するための再写像アルゴリズムを提案した。再配置後のPE間の通信コストの増加を正確に定義するため提案した新しいグラフモデル化。著者らの方法は,だけでなく欠陥を修復するため,与えられた初期マッピング結果の通信コストを改善するために用いることができる。実験結果は,多重故障の下で,提案手法により通信コストは予備PEの同じ数を用いた以前の研究[1]によるものと比較して平均で43.59%以下であることを示した。さらに,通信コストはさらにNMAP[2]により生じた初期マッピングにこの方法を適用した後に4.16%減少した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 故障 ,  *フォールトトレランス ,  写像 ,  多重化 ,  アルゴリズム
準シソーラス用語： グラフモデル ,  通信コスト ,  マルチプロセッサSoC ,  *MPSoC ,  *ネットワークオンチップ , 【Automatic Indexing@JST】

分類 (5件)： 計算機システム開発  (JD02010R) ,  専用演算制御装置  (JC04030Y) ,  半導体集積回路  (NC03162T) ,  制御方式  (JC02030K) ,  汎用演算制御装置  (JC04020N)

タイトルに関連する用語 (6件)： フォールトトレラント ,  NoC ,  MPSoC ,  要素 ,  PE ,  再配置