文献

J-GLOBAL ID：201702245245941106   整理番号：17A1254850

ParaDiMe:投機的並列性と経路符号化に基づく分散メモリFPGAルータ【Powered by NICT】

ParaDiMe: A Distributed Memory FPGA Router Based on Speculative Parallelism and Path Encoding

著者 (2件)： Hoo Chin Hau ,  Kumar Akash
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： FCCM  ページ： 172-179  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： FPGAの速度と容量の増加が完全にそれを利用する効果的な設計ツールの開発よりも速く,ネットのルーティングは,FPGA設計フローの最も時間のかかる段階の一つとして残されている。の既存の研究は,並列化を通した加速ルーティングの方法を提案してきたが,それらは,それらが標的とするシステムのメモリアーキテクチャにより制限されている。本論文では,既存の研究の限界に対処するためにParaDiMeと呼ばれる分散メモリ型並列FPGAルータを提案した。ParaDiMeは投機的ネットを並列に経路と収束を達成するために活性過程の数を減少させる必要性を検出した。さらに,シンクへの経路は,スペース効率の良い方法にコードされているがParaDiMeにおける同期オーバヘッドはメッセージプロトコルの慎重なデザインにより有意に低下した。さらに,同期の頻度は収束を確実にするために調整した通信オーバーヘッドを最小化した。VTRと比較して,ParaDiMeは32プロセスと19.8Xの平均高速化を達成した結果の類似した品質を生み出す。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 品質 ,  *FPGA ,  記憶構造 ,  *符号化 ,  経路選定 ,  高速化 ,  *分散メモリ
準シソーラス用語： 通信オーバーヘッド ,  設計フロー ,  設計ツール , 【Automatic Indexing@JST】

分類 (4件)： ディジタル計算機方式一般  (JC02010O) ,  CAD,CAM  (JE10000A) ,  計算理論  (JB02000A) ,  集積回路一般  (NC03161C)

タイトルに関連する用語 (6件)： 投機 ,  経路 ,  符号化 ,  分散メモリ ,  FPGA ,  ルータ