文献
J-GLOBAL ID:201702245407438059   整理番号:17A1633506

向上されたチャネル移動度を有する高抵抗トラップリッチSOIにおける超広帯域低損失スイッチの設計【Powered by NICT】

Ultra-Wideband Low-Loss Switch Design in High-Resistivity Trap-Rich SOI With Enhanced Channel Mobility
著者 (7件):
資料名:
巻: 65  号: 10  ページ: 3937-3949  発行年: 2017年 
JST資料番号: C0229A  ISSN: 0018-9480  CODEN: IETMAB  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
本論文では,超広帯域RFスイッチ性能にストレス記銘技術(SMT)効果を初めて調べた。SMT無しの市販0.13μm高抵抗率(HR)トラップリッチSOI技術を用いて設計した低挿入損(IL),高単離,超広帯域(DC~50GHz)単極双投(SPDT),および単極四落差(SP4T)スイッチを提示し,検討した。GF130RFSOI PDKから低R_ON~*C_OFFを持つ2.5V nMOSトランジスタ(L_g=0.2μm)を用いた。スイッチトランジスタのチャネル移動度はSMTにより改善されると,スイッチ性能をさらに向上させることができることが分かった。さらに,スイッチ性能に及ぼす異なるゲートバイアスのもとでのトランジスタチャネル長,スイッチの両方のILと単離に支配的影響を持つ,の影響も実験的に研究し,検証した。SPDTスイッチで得られた 2.1dB以下の低測定ILと直流から50GHzまで27dBより良好な良好な単離。SP4Tスイッチでは,dcから35GHzまで達成した2.6dB以下の測定されたILと27dBより良好な単離。設計したSPDTおよびSP4Tスイッチの能動チップ面積はわずか0.214×0.19 mm~2と0.36×0.19mm~2の大きさのコンパクトであった。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (4件):
分類
JSTが定めた文献の分類名称とコードです
継電器・スイッチ  ,  半導体集積回路  ,  その他の伝送回路素子  ,  その他の電子回路 

前のページに戻る