文献

J-GLOBAL ID：201702245623721511   整理番号：17A1269276

FinFETデバイスに及ぼす異なる温度における種々の適用ゲート電圧に関連したしきい値電圧の変動【Powered by NICT】

The variation of threshold voltages associated with various applied gate voltages at different temperatures on FinFET devices

著者 (4件)： Yang Hsin-Chia (Ming Hsin University of Science and Technology, No.1 Hsin-Hsing Rd., Hsin-Feng, Hsin-Chu County, Taiwan, R.O.C.) ,  Lu Ting-Wei (Ming Hsin University of Science and Technology, No.1 Hsin-Hsing Rd., Hsin-Feng, Hsin-Chu County, Taiwan, R.O.C.) ,  Chang Tsin-Yuan (Ming Hsin University of Science and Technology, No.1 Hsin-Hsing Rd., Hsin-Feng, Hsin-Chu County, Taiwan, R.O.C.) ,  Chi Sung-Ching (Ming Hsin University of Science and Technology, No.1 Hsin-Hsing Rd., Hsin-Feng, Hsin-Chu County, Taiwan, R.O.C.)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ICASI  ページ： 799-801  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： SOI(絶縁体上のシリコン)ウエハ上に作製したチャネル長100nmと120nmのNFinFETデバイスはI_D V_GとI_D V_D特性曲線を示すために測定した。I_D V_G特性曲線は,ドレイン誘起障壁低下(DIBL)と関連したI_offの抑制とパンチスルー効果を実証した。I_D V_D特性曲線は,概ね異なる温度でV_thを得るために伝統的な電流-電圧式を用いて最適化した。測定曲線に沿って適合曲線を比較のために各ケースで同時に提示した,このアルゴリズムは意図的にV_G=0.25VでV_thを固定し,いずれの場合も共通k_Nとλを導入した。いくつかの結論はしきい値電圧に及ぼすフォノン効果を解明することができ,従って電気的性能。1例に対して,より高い温度はV_G=0Vでのしきい値電圧を低下させることによって電気的性能を増強した。一方,より高い温度はV_G=0.5V以上でのしきい値電圧を上げることによって電気的性能を劣化させる。またおそらくモデルは,基本的な物理的性質を理解するために提案した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *電圧 ,  絶縁体 ,  最適化 ,  ケイ素 ,  パンチスルー ,  アルゴリズム ,  電流 ,  フォノン ,  特性曲線
準シソーラス用語： DIBL ,  チャネル長 ,  *閾値電圧 ,  *ゲート電圧 ,  *FinFET , 【Automatic Indexing@JST】

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (3件)： FinFET ,  ゲート電圧 ,  しきい値電圧