文献

J-GLOBAL ID：201702245784847798   整理番号：17A0965806

電子設計自動化における設計プロセス歩留り最適化のためのデータ解析と機械学習とIC半導体製造【Powered by NICT】

Data Analytics and Machine Learning for Design-Process-Yield Optimization in Electronic Design Automation and IC semiconductor manufacturing

著者 (1件)： Capodieci Luigi (Motivo Data Analytics, Sunnyvale, California 94086, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： CSTIC  ページ： 1-3  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 末端のMooreスケーリングの現在の課題に対応して,設計から製造へのパイプラインにおける流れデータ情報の系統的解析は,(大きな)データ解析と機械学習溶液の導入の機会を強調した。本論文では,生態系成分をレビューし,IC設計から製造への鎖における基本的なデータフローを記述し,十分に確立されたと機能サブシステム,ならびに臨界ボトルネックを強調した。データ解析と機械学習方法論とツールを成功裏に適用できる物理的設計空間被覆率の定量的定義は,設計から製造への流れの全ての成分について利用可能な統一的抽象化として,計算フレームワークの構築を可能にする提案した。DFMとして探索の新しいパラダイムとDFM計算ツールキットに必要な積分を用いた設計技術Co最適化(DTCO)の近位は,全ての先進ICノード(14 10 7および5nm)は,不均一なデータセットのための新しいクラス相関抽出アルゴリズムの採用を必要とする明確に方法を実証した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 生態系 ,  *データ解析 ,  *最適化 ,  *自動設計 ,  被覆率 ,  *機械学習 ,  アルゴリズム
準シソーラス用語： 設計技術 ,  ツールキット ,  サブシステム ,  データフロー ,  集積回路設計 ,  *半導体製造 ,  *歩留まり最適化 ,  *デザインプロセス , 【Automatic Indexing@JST】

分類 (1件)： 人工知能  (JE08000Z)

タイトルに関連する用語 (8件)： 電子 ,  設計自動化 ,  設計プロセス ,  歩留り最適化 ,  データ解析 ,  機械学習 ,  IC ,  半導体製造