文献

J-GLOBAL ID：201702246177500489   整理番号：17A1492718

分数次数要素のエミュレータを実現するための電流モードcapacitorless積分器と微分器【Powered by NICT】

Current-mode capacitorless integrators and differentiators for implementing emulators of fractional-order elements

著者 (4件)： Bertsias Panagiotis (Electronics Laboratory, Physics Department, University of Patras, Rio Patras 26504, Greece) ,  Psychalinos Costas (Electronics Laboratory, Physics Department, University of Patras, Rio Patras 26504, Greece) ,  Elwakil Ahmed (Department of Electrical & Computer Engineering, College of Engineering, University of Sharjah, P.O. 27272, Sharjah, United Arab Emirates) ,  Maundy Brent (Department of Electrical and Computer Engineering, University of Calgary, Alberta T2N 1N4, Canada)
資料名： AEUe  (AEUe)
巻： 80  ページ： 94-103  発行年： 2017年 
JST資料番号： A0447A  ISSN： 1434-8411  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： ドイツ (DEU)  言語： 英語 (EN)

抄録/ポイント： 分数次数キャパシタとインダクタエミュレータ,能動素子とMOSトランジスタとして電流ミラーを用いたキャパシタとして実装され,この論文で紹介した。電流ミラー積分器はエミュレータ段階で必要な電流モード統合/分化動作を行うための使用されている。演算相互コンダクタンス増幅器を用いて実現した,電圧電流変換器は入力信号の必要な界面を実現するために利用されている。このように,提案したエミュレータを同時にSOIを用いたと抵抗器なしであり,特性の電子同調と同様にエミュレートされた分数次数要素のタイプの利点を提供した。さらに,電流励起を可能にするエミュレータの修正版を提案した。提案したスキームの挙動の評価は,オーストリアマイクロシステムの0.35μm CMOSプロセスによるCadence IC設計スイートと設計キットを用いて行った。Copyright 2017 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【Powered by NICT】

シソーラス用語： *積分器 ,  エミュレーション ,  OTA【増幅器】 ,  *電流 ,  電圧 ,  *微分器 ,  インピーダンス ,  抵抗器 ,  電流源等価回路 ,  *エミュレータ ,  コンデンサ ,  電子同調
準シソーラス用語： 能動素子 ,  *電流モード ,  *分数次 , 【Automatic Indexing@JST】

著者キーワード (4件)： 電流モード回路 ,  分数次回路 ,  分数次数インピーダンス ,  キャパシタレス回路

分類 (3件)： その他の電子回路  (NC05090X) ,  発振回路  (NC05020Y) ,  フィルタ一般  (NC04021I)

タイトルに関連する用語 (6件)： 分数次 ,  要素 ,  エミュレータ ,  電流モード ,  積分器 ,  微分器