文献

J-GLOBAL ID：201702246286462707   整理番号：17A1651886

多段縦続ディジタルプリディストーションの性能解析【Powered by NICT】

Performance analysis of multi-stage cascaded digital predistortion

著者 (4件)： Wang Siqi (ESIEE Paris, Systems Engineering Dept, 93162 Noisy-Le-Grand, France ESYCOM, EA2552, Universite ́ Paris-Est) ,  Hussein Mazen Abi (ESIEE Paris, Systems Engineering Dept, 93162 Noisy-Le-Grand, France ESYCOM, EA2552, Universite ́ Paris-Est) ,  Venard Olivier (ESIEE Paris, Systems Engineering Dept, 93162 Noisy-Le-Grand, France ESYCOM, EA2552, Universite ́ Paris-Est) ,  Baudoin Genevieve (ESIEE Paris, Systems Engineering Dept, 93162 Noisy-Le-Grand, France ESYCOM, EA2552, Universite ́ Paris-Est)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： TSP  ページ： 275-248  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 縦続ディジタルプリディストーションは前置補償器モデルの複雑性を減少させることができる線形化性能を保持した。高非線形電力増幅器(PA)を用いたカスケードDPDの性能を評価した。2段メモリ多項式(MP)モデルDPD構造を解析し,比較して単段MPと一般化メモリ多項式(GMP)モデルDPDであった。同定されたDPDsの線形化性能は,隣接チャネル電力比(ACPR)および誤差ベクトル量(EVM)の改善の観点から評価した。試験は,ロングタームエボリューションー先進(LTE)を用いたDoherty電力増幅器に行った。計算量とDPD同定の収束速度を検討した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 多項式 ,  計算量 ,  *性能分析 ,  電力増幅器 ,  記憶装置 ,  ベクトル
準シソーラス用語： 収束速度 ,  ACPR ,  線形化 ,  複雑性 ,  前置補償器 ,  *ディジタルプリディストーション , 【Automatic Indexing@JST】

分類 (1件)： 増幅回路  (NC05040U)

タイトルに関連する用語 (3件)： 多段 ,  ディジタルプリディストーション ,  性能解析