文献

J-GLOBAL ID：201702246716232891   整理番号：17A1729822

gmブーストStrongARM比較器を用いた28nm,2GS/s5b単一チャネルSAR(逐次近似レジスタ)ADC【Powered by NICT】

A 28 nm 2 GS/s 5-b single-channel SAR ADC with gm-boosted StrongARM comparator

著者 (6件)： Cenci Pierluigi (Delft University of Technology, Delft, The Netherlands) ,  Bolatkale Muhammed (Delft University of Technology, Delft, The Netherlands) ,  Rutten Robert (NXP Semiconductors, Eindhoven, The Netherlands) ,  Lassche Gerard (Catena Microelectronics, Delft, The Netherlands) ,  Makinwa Kofi (Delft University of Technology, Delft, The Netherlands) ,  Breems Lucien (NXP Semiconductors, Eindhoven, The Netherlands)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ESSCIRC  ページ： 171-174  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,28nm CMOSにおける2GS/s5b単一チャネルSAR AD変換器を提示した。A DCは,非時間インターリーブSARA DCのための報告された最高のサンプリング周波数を達成するためにgmブースト強力ARMコンパレータを用いた。その高いサンプリング周波数,大入力信号能力と1クロックサイクル遅延は,ADCは時間インタリーブ,多段とフィードバックA DCアーキテクチャに適していた。A DCは900μm~2を占め,0.9V電源から1.25mWを消費する。キャリブレーションおよび1.5GS/sで動作したときがないと,30.3dBのSNDR(FOM_w=31.2fJ/conv-段階)を達成した。これは, 27.4dB,2GS/sの最大サンプリング速度でわずかに低下した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *コンパレータ ,  *チャネル ,  *逐次近似 ,  計算機アーキテクチャ ,  変換器 ,  CMOS ,  フィードバック ,  *レジスタ
準シソーラス用語： サンプリング速度 ,  入力信号 ,  サンプリング周波数 ,  時間インターリーブ , 【Automatic Indexing@JST】

分類 (1件)： AD・DA変換回路  (NC05080M)

タイトルに関連する用語 (7件)： 比較器 ,  S5b ,  チャネル ,  SAR ,  逐次近似 ,  レジスタ ,  ADC