文献

J-GLOBAL ID：201702247002902418   整理番号：17A0697222

時間インタリーブSARを用いた10ビット,10MS/sパイプラインA DCの設計【Powered by NICT】

A design of 10-bit, 10MS/s Pipelined ADC with Time-interleaved SAR

著者 (9件)： Jang ByeongGi (College of Information and Communication Engineering, Sungkyunkwan University, 2066, Seobu-ro, Jangan-gu, Suwon, Gyeonggi-do 440-746, Republic of Korea) ,  Hayder Abbas Syed (College of Information and Communication Engineering, Sungkyunkwan University, 2066, Seobu-ro, Jangan-gu, Suwon, Gyeonggi-do 440-746, Republic of Korea) ,  Do SungHan (College of Information and Communication Engineering, Sungkyunkwan University, 2066, Seobu-ro, Jangan-gu, Suwon, Gyeonggi-do 440-746, Republic of Korea) ,  Cho SungHun (College of Information and Communication Engineering, Sungkyunkwan University, 2066, Seobu-ro, Jangan-gu, Suwon, Gyeonggi-do 440-746, Republic of Korea) ,  Lee DongSoo (College of Information and Communication Engineering, Sungkyunkwan University, 2066, Seobu-ro, Jangan-gu, Suwon, Gyeonggi-do 440-746, Republic of Korea) ,  Pu YoungGun (College of Information and Communication Engineering, Sungkyunkwan University, 2066, Seobu-ro, Jangan-gu, Suwon, Gyeonggi-do 440-746, Republic of Korea) ,  Hwang Keum Cheol (College of Information and Communication Engineering, Sungkyunkwan University, 2066, Seobu-ro, Jangan-gu, Suwon, Gyeonggi-do 440-746, Republic of Korea) ,  Yang Youngoo (College of Information and Communication Engineering, Sungkyunkwan University, 2066, Seobu-ro, Jangan-gu, Suwon, Gyeonggi-do 440-746, Republic of Korea) ,  Lee Kang-Yoon (College of Information and Communication Engineering, Sungkyunkwan University, 2066, Seobu-ro, Jangan-gu, Suwon, Gyeonggi-do 440-746, Republic of Korea)
資料名： Microelectronics Journal  (Microelectronics Journal)
巻： 62  ページ： 79-84  発行年： 2017年 
JST資料番号： A0186A  ISSN： 0026-2692  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 時間インタリーブSARを用いた10ビット,10MS/sパイプラインA DCを提案した。フラッシュA DCとマルチチャネルSAR(逐次近似レジスタ)ADC間で共有された増倍DACのために,SARA DCの総容量は93.75%減少した。提案したA DCアーキテクチャは,従来の時間インタリーブフラッシュSARA DCよりも高い分解能を提供することができる。本提案の10ビット,10MS/s A DCは9.318ビットENOBと357.11fJ/変換ステップの性能指数を達成した。1.2Vの電源電圧のもとで2.28mWを消費するA DCは0.13μm CMOSで作製した,たった0.21mm~2の面積を占めている。Copyright 2017 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【Powered by NICT】

シソーラス用語： CMOS ,  性能指数 ,  *逐次近似 ,  計算機アーキテクチャ ,  レジスタ ,  分解能 ,  電源電圧
準シソーラス用語： ENOB ,  マルチチャネル ,  *時間インターリーブ , 【Automatic Indexing@JST】

著者キーワード (3件)： パイプラインA DC ,  時間インタリーブSAR ,  増倍DAC

分類 (1件)： AD・DA変換回路  (NC05080M)

タイトルに関連する用語 (5件)： インタリーブ ,  SAR ,  パイプライン ,  DC ,  設計