文献

J-GLOBAL ID：201702247796219719   整理番号：17A0943204

HLSにおける有効電力最適化のための電力遅延製品をベースにした資源ライブラリー構築【Powered by NICT】

Power-delay product based resource library construction for effective power optimization in HLS

著者 (2件)： Dutt Shantanu (University of Illinois, Chicago, United States of America) ,  Shi Ouwen (University of Illinois, Chicago, United States of America)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ISQED  ページ： 229-236  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,モジュールや機能単位(FU)選択を用いた高レベル合成(HLS)で達成可能な最適化の程度がHLS図書館におけるFUの混合したパラメータ化どのように有意に依存することを提案した。特に,レイテンシ制約下での電力最小化の問題のための,著者らの提案は,かなりより多くの電力最適化である:いつ可能なことである。1)各機能タイプのFUは広い範囲の両方電力と遅延計量であり,2)それらのペアワイズ速度電力積比は1に近く,これらの基準が満足されない場合よりも,範囲[0.8 1.25],という。はまた,算術関数,HLS問題におけるFUのバルク,によるa)そのような関数に対して提案されている設計の多様性を形成するこれらのパラメータの範囲を達成するために可能であることを示す簡単にオリジナル設計はそうではない場合にb)前述のパラメータ制約を満足するハイブリッド設計を得るために階層的に異なる設計手法を組み合わせた柔軟性。前述の仮説のための確率論的理論的根拠を提供し,さらにいずれか満たす以上FUパラメータ基準に適合しない異なるFUライブラリーを構築することにより,経験的にそれを支持する。スケジューリング,結合およびモジュールまたはFU選択のための新しい最先端パワー駆動シミュレーテッドアニーリングに基づくアルゴリズムPSAを用いて,一貫して著者らの基準を満たすライブラリを用いた設計の電力消費がない,前者は後者よりも少ない異なる出力-速度FU当たり関数型(従って小さい解空間)を有する場合より有意に低いことを見出した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 確率論 ,  アルゴリズム ,  *有効電力 ,  スケジューリング ,  パラメタリゼーション ,  電力消費 ,  *最適化 ,  シミュレーテッドアニーリング ,  待ち時間 ,  柔軟性 ,  *電力
準シソーラス用語： 解空間 ,  最先端 ,  設計手法 ,  *電力最適化 , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (6件)： HLS ,  電力最適化 ,  遅延 ,  資源 ,  ライブラリー ,  構築