文献

J-GLOBAL ID：201702248061717043   整理番号：17A0117894

GNRFET基づく断熱8ビットALUの設計,解析と性能比較【Powered by NICT】

Design, analysis and performance comparison of GNRFET based adiabatic 8-bit ALU

著者 (6件)： Aradhya H. V. Ravish (Department of ECE, R V College of Engineering, Bengaluru, India) ,  Mahadikar Megaraj T (Department of ECE, R V College of Engineering, Bengaluru, India) ,  Muniraj R (Department of ECE, R V College of Engineering, Bengaluru, India) ,  Suraj M S (Department of ECE, R V College of Engineering, Bengaluru, India) ,  Moiz Mohammed (Department of ECE, R V College of Engineering, Bengaluru, India) ,  Madan H R (Edutel Technologies, Yeshwanthpur, Bengaluru, India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： RTEICT  ページ： 1584-1588  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： トランジスタプロセス技術の進歩により,消費電力を犠牲にしてチップ面積を減少させた。断熱論理は有望な低消費電力技術の一つであり,遅延のコストで低消費電力を与える。提案した研究は,Si-MOSFETのデバイスとしてMOS GNRFETを用いた遅延を最適化し,4演算と4論理演算を行うECRL論理に基づく8ビットALUアーキテクチャを提案した。Kogge石並列加算器構造は,ECRLのパイプラインアーキテクチャとkogge石加算器における段階の数の減少のために遅延を減少させるためにALUで使用されている。CMOS,ECRLとGNRFET ECRLのALUは,10nmプロセス技術用に設計し,Hspiceを用いてシミュレーションした。CMOS,ECRLとGNRFET ECRL ALUはそれぞれ38.75mW,14.131DWと158.799nWの電力消費値を有している。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： MOSFET ,  計算機アーキテクチャ ,  *消費電力 ,  最適化 ,  石材 ,  電力消費 ,  演算 ,  加算器 ,  論理演算 ,  CMOS ,  パイプラインアーキテクチャ ,  改変
準シソーラス用語： 低電力化 ,  チップ面積 ,  *性能比較 , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： 断熱 ,  ALU ,  設計 ,  解析 ,  性能比較