文献

J-GLOBAL ID：201702248622700113   整理番号：17A0943169

埋込み応用のための高速および超低電力時間ベーススパイキング神経形態学的アーキテクチャ【Powered by NICT】

A fast and ultra low power time-based spiking neuromorphic architecture for embedded applications

著者 (2件)： Tao Liu (ECE Department, Florida International University, United States of America) ,  Wujie Wen (ECE Department, Florida International University, United States of America)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ISQED  ページ： 19-22  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 時間ベーススパイキングニューラルネットワーク(SNN)は最近バイオ妥当性と良好なエネルギー効率に起因する神経形態学的計算システム設計における注目を浴びている。しかし,現実的な認知適用での可能性を開放する非効率的な情報表現と非実用的学習のような重要な課題に直面している。本研究では,実世界応用の要求を満たすために実用的な時間スパイキング神経形態学的エンジン(SNE)を探索するための目的としている。時間ベース符号化,学習および復号を横切る設定全体的ハードウェア好ましい解をハードウェアとバイオ妥当性の間のギャップを埋めるに従って提案した。認知ベンチマーク(例えばMNISTデータセット)の実験結果は,一般的な率 コーディングに基づくSNNと人工神経回路網(ANN)と比較した場合,提案したSNEは同程度の精度とスループットとシナプス効率と電力の著しい改善を達成することを示した。高価なハードウェア資源を必要とする複雑な畳込みニューラルネットワーク(CNN)または深層ニューラルネットワーク(DNN)とは異なり,この研究では,超低電力とリソース制約付きプラットフォームで行われた認識作業のためのユニークな利点をもつ光であるが強力な時間ベースSNNフレームワークをプロトタイプ。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： ニューラルネットワーク ,  畳込み ,  学習 ,  *高速度 ,  スループット ,  エネルギー効率 ,  符号化 ,  *計算機アーキテクチャ ,  シナプス ,  システム設計 ,  プロトタイプ ,  ハードウェア ,  *電力
準シソーラス用語： *超低消費電力 ,  *神経形態学 , 【Automatic Indexing@JST】

分類 (3件)： 専用演算制御装置  (JC04030Y) ,  数値計算  (JE02000J) ,  人工知能  (JE08000Z)

タイトルに関連する用語 (5件)： 埋込み ,  応用 ,  低電力 ,  神経形態学 ,  アーキテクチャ