文献

J-GLOBAL ID：201702249111911870   整理番号：17A1602810

高速低消費電力飽和出力弁別器の設計【JST・京大機械翻訳】

著者 (2件)： Jin Mudan (91287部隊,上海,200070) ,  Hou Dazhi (海軍装備技術研究所,上海,200070)
資料名： Keji Chuangxin yu Yingyong  (Keji Chuangxin yu Yingyong)
号： 6  ページ： 7-9  発行年： 2017年 
JST資料番号： C4005A  ISSN： 2095-2945  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： 本文では、高速低消費電力飽和出力の周波数位相検波器を紹介し、この周波数識別器はブラインド領域を減少させると同時に回路の電力消費を低減し、その飽和出力の性質は位相同期ループのロック時間を加速させた。回路の設計はSMIC 0.18umの混合信号プロセスに基づいており、シミュレーション結果により、この回路の動作周波数は1.25Ghzに達し、ブラインド領域とロックプロセスにおける消費電力はそれぞれ文献[7]で設計した60%と80%であり、ロック時間は従来のロックループの69%であることが分かった。Data from Wanfang. Translated by JST【JST・京大機械翻訳】

シソーラス用語： 電力消費 ,  周波数 ,  位相同期ループ ,  *高速度 ,  *消費電力 ,  *弁別器 ,  周波数弁別 ,  シミュレーション
準シソーラス用語： 動作周波数 ,  混合信号 ,  位相検出器 ,  *低電力化 , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  周波数変換回路  (NC05030J)

タイトルに関連する用語 (4件)： 低消費電力 ,  飽和 ,  弁別器 ,  設計