文献

J-GLOBAL ID：201702249504893192   整理番号：17A1635516

学習に基づく相互接続を意識したデータフロー加速器の最適化【Powered by NICT】

Learning-based interconnect-aware dataflow accelerator optimization

著者 (2件)： Liu Shuangnan (Department of Electronic and Information Engineering, The Hong Kong Polytechnic University, Kowloon, Hong Kong) ,  Schafer Benjamin Carrion (Department of Electrical and Computer Engineering, University of Texas at Dallas, 800 W. Campbell Rd. Richardson, TX 78050)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： FPL  ページ： 1-7  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 相互接続はFPGAのアキレス腱である。現在遅延を支配し,高い電力消費に導く。はこのように,複雑なFPGAシステムを設計する場合に考慮に入れることの必要がある。本研究では,直接接続された複数の個々の成分の構築したデータフローシステムのための学習ベースの手法を提案し,それらの相互接続を時間多重化によるユニークな面積対スループットトレードオフを有する一組の最適形状を見出した。1ブロックの流れは次の一つ,すなわち,jpegエンコーダデータこれら型配置のFPGA設計で流行している。この仕事の一つの一意性は自動ピン多重化を可能にする最新のHLSツールの改良された特徴を使用することである。この特徴は論理IOポートは時間多重化自動ことを意味し,これはだけでなく設計の性能,面積,相互接続の複雑度に影響し,ユニークな面積対性能のトレードオフとシステム構成をもたらした。各設計は手動で最適化する必要があるがピン多重化は,RTレベルで可能ではない。実験結果は全数検索だけでなく,その他の最先端レベル手法と比較した場合,方法は正確で速いことを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *相互接続 ,  *加速器 ,  一意性 ,  アキレス腱 ,  FPGA ,  電力消費 ,  ポート ,  多重化 ,  *学習 ,  *最適化
準シソーラス用語： 全数検索 ,  システム構成 ,  複雑度 ,  最適形状 ,  *データフロー , 【Automatic Indexing@JST】

分類 (2件)： 集積回路一般  (NC03161C) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (6件)： 学習 ,  相互接続 ,  意識 ,  データフロー ,  加速器 ,  最適化