抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
フィールドプログラマブルゲートアレイ(FPGA)は様々な分野で採用し,設計の柔軟性とカスタムに起因した。異なる応用は性能,ハードウェア資源とコストで異なる要件を持つ,多様なFPGAアーキテクチャの要求をもたらした。遅延はFPGAアーキテクチャ開発中の異なる代替案を評価するための重要な計量である。FPGAのための既存の解析的遅延モデルは主に論理アーキテクチャパラメータを考察した。しかし,VddとVt,トランジスタレベルパラメータの変化も低電力設計とディープサブミクロン技術の開発動向下で遅延に大きな影響を及ぼす。初期設計段階での種々の設計オプションを探索し,トランジスタレベル精度を提供するために,VddとVtを考慮したFPGA遅延モデルが必要である。本論文では,論理ブロックとルーティングブロックだけでなくVddとVtの構造パラメータを含む解析モデルは,FPGAクリティカルパス遅延を推定するために構築した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】