文献

J-GLOBAL ID：201702250222581845   整理番号：17A1729823

バックグラウンドコンパレータオフセットキャリブレーションを用いた粗粒及び細粒コンパレータを用いた43.6dB SNDR1GS/s単一チャネルSAR(逐次近似レジスタ)ADC【Powered by NICT】

A 43.6-dB SNDR 1-GS/s single-channel SAR ADC using coarse and fine comparators with background comparator offset calibration

著者 (5件)： Wang Guanhua (Southem Methodist University, Dallas, TX, USA) ,  Sun Kexu (Southem Methodist University, Dallas, TX, USA) ,  Zhang Qing (Menara Network, Dallas, TX, USA) ,  Elahmadi Salam (Menara Network, Dallas, TX, USA) ,  Gui Ping (Southem Methodist University, Dallas, TX, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ESSCIRC  ページ： 175-178  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 完全バックグラウンドコンパレータオフセット較正により粗いグレイン及び微細なコンパレータを用いた43.6dB SNDR1GS/s8ビット単一チャネル逐次近似レジスタ(SAR)アナログ-ディジタル変換器(ADC)を紹介した。低電力粗コンパレータと低雑音微細コンパレータは両コンパレータ電力効率を改善するために採用した。冗長性を持つ非二値ディジタル-アナログ変換器(DAC)を最上位ビット(MSB)決定における可能な誤差を許容した。異なるコンパレータのオフセットを除去するために提案した,SAR変換の速度を減速しない新しいコンパレータオフセットキャリブレーション法。プロトタイプA DCを28nm CMOS技術で実装し,ナイキスト周波数近傍の6.95(43.6 dB SNDR)のENOBを達成する3.2mWを消費し,25.87fJ/変換ステップの性能指数(FOM)に変換した。著者らの知る限り,このADCは1GS/s以上で運転する報告された全ての単一チャネルSAR(逐次近似レジスタ)ADCの中で最高のSNDRを達成した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *コンパレータ ,  *チャネル ,  *逐次近似 ,  AD変換器 ,  *オフセット ,  周波数 ,  DA変換器 ,  プロトタイプ ,  冗長性 ,  電力効率 ,  性能指数 ,  *レジスタ
準シソーラス用語： *SNDR ,  ENOB ,  低電力化 , 【Automatic Indexing@JST】

分類 (2件)： AD・DA変換回路  (NC05080M) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (9件)： バックグラウンド ,  粗粒 ,  細粒 ,  コンパレータ ,  チャネル ,  SAR ,  逐次近似 ,  レジスタ ,  ADC