文献

J-GLOBAL ID：201702250386532339   整理番号：17A1359801

Recryptor:IoTのための再構成可能なメモリ暗号皮質M0プロセッサ【Powered by NICT】

Recryptor: A reconfigurable in-memory cryptographic Cortex-M0 processor for IoT

著者 (7件)： Zhang Yiqun (University of Michigan, Ann Arbor, MI) ,  Xu Li (University of Michigan, Ann Arbor, MI) ,  Yang Kaiyuan (University of Michigan, Ann Arbor, MI) ,  Dong Qing (University of Michigan, Ann Arbor, MI) ,  Jeloka Supreet (University of Michigan, Ann Arbor, MI) ,  Blaauw David (University of Michigan, Ann Arbor, MI) ,  Sylvester Dennis (University of Michigan, Ann Arbor, MI)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： VLSI Circuits  ページ： C264-C265  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： インメモリ・コンピューティングを用いたRecryptor,エネルギー効率的で小型のARM皮質M0に基づく再構成可能な暗号プロセッサを提案した。Recryptorは高度にコンパクトな実装を生じる商用一般目的IoTプロセッサの記憶を増強することにより,公開/秘密鍵暗号とハッシュ関数を含む広範囲の暗号アルゴリズムと標準のを促進させることができる。記憶の広いビット幅は,暗号関数の一般的な高ビット幅(64-512b)算術演算に理想的に適している。Recryptor(0.7Vで28.8MHz)を40nm CMOSにおけるわずか0.128mm~2面積オーバヘッドで最先端のソフトウェアとハードウェア加速型実装上の6.8×平均高速化と12.8×平均エネルギー改善を達成した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *暗号 ,  ソフトウェア ,  演算 ,  ハードウェア ,  秘密鍵暗号 ,  CMOS ,  *演算プロセッサ ,  高速化 ,  ハッシュ関数 ,  *記憶装置 ,  エネルギー効率
準シソーラス用語： 最先端 ,  暗号アルゴリズム ,  *モノのインターネット ,  *再構成可能性 , 【Automatic Indexing@JST】

分類 (2件)： 符号理論  (ND02030R) ,  専用演算制御装置  (JC04030Y)

タイトルに関連する用語 (5件)： IoT ,  再構成 ,  暗号 ,  皮質 ,  プロセッサ