文献

J-GLOBAL ID：201702250411227076   整理番号：17A0966106

単一サイクル部分/完全動的再構成を特徴とするフィールドプログラマブルトランジスタアレイ【Powered by NICT】

A field programmable transistor array featuring single-cycle partial/full dynamic reconfiguration

著者 (6件)： Tian Jingxiang (Department of Electrical Engineering, The University of Texas at Dallas, Richardson, TX 75080) ,  Reddy Gaurav Rajavendra (Department of Electrical Engineering, The University of Texas at Dallas, Richardson, TX 75080) ,  Wang Jiajia (Department of Electrical Engineering, The University of Texas at Dallas, Richardson, TX 75080) ,  Swartz William (Department of Electrical Engineering, The University of Texas at Dallas, Richardson, TX 75080) ,  Makris Yiorgos (Department of Electrical Engineering, The University of Texas at Dallas, Richardson, TX 75080) ,  Sechen Carl (Department of Electrical Engineering, The University of Texas at Dallas, Richardson, TX 75080)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： DATE  ページ： 1336-1341  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 慎重に配置した規則的な列のCMOS計算布と標的ディジタル回路を実現するために,個別構成と適切に相互接続できるトランジスタのカラムを導入した。Termedフィールドプログラマブルトランジスタアレイ(FPTA),この新しい再構成可能アーキテクチャは,(i)三配置の同時貯蔵と共に単一サイクルの画分中のそれらの間の動的に切換え,織物の計算状態を維持しながら能力,(ii)階層的配列の,ハイスループットの使用による改良型構成ビットの数に比例した時間に記憶された構成の迅速または完全修飾,非同期パイプラインメモリバッファ,および(iii)同じ高さと可変幅の細胞を含むライブラリーのための支持を含む幾つかの非常に望ましい特徴,典型的な標準セル回路と同様を可能にし,それによってカスタムIC設計へのプロトタイプからの遷移を単純化している。130nm技術におけるこの織物の設計の詳細を提示し,前述の能力を実証することに加えて,ここではまた,この布をプログラミングのための完全なCAD流の発達を簡単に議論し,同じ技術ノードに実装された典型的なFPGAに対する面積効率は対照的に多くのベンチマーク回路を用いた。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： プロトタイプ ,  ディジタル回路 ,  簡素化 ,  相互接続 ,  標準電池 ,  CMOS ,  FPGA ,  *トランジスタ ,  ASIC ,  計算
準シソーラス用語： ベンチマーク回路 ,  面積効率 ,  ハイスループット ,  リコンフィギャラブルアーキテクチャ ,  *動的再構成 , 【Automatic Indexing@JST】

分類 (2件)： 集積回路一般  (NC03161C) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (1件)： 動的再構成