抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
半導体デバイスはますます知的財産(IP)のリバースエンジニアリング(RE)による偽造に対してより脆弱になりつつある。偽造からIPを確保信頼できるコンピューティングに向けた重要な目標である。論理ゲートのカモフラージュは敵対者を防ぐチップをde層状とIPを盗むからよく知られた技術である。他の技術の中で,しきい値電圧変調は静的および動的論理ゲートファミリーにおける2入力カモフラージュ論理を実現するために提案した。しきい値電圧は製造中の主張,リバースエンジニアリング中に同定することは困難であるので,敵対者は,力ずく探索をざるを得なくなる。本研究では,しきい値電圧定義論理の概念を拡張六Boole関数(NAND, NOR, AOI, OAI, XOR, XNOR)を行うことができる設計3入力静的カモフラージュされたゲートした。シミュレーション結果は標準的なCMOSゲートに比べて3.03X遅延オーバヘッドと12.33X電力オーバヘッドの平均を示した。6離散正常CMOSゲートの累積和に関して地域利益は約65%であった。多入力カモフラージュされたゲートを設計するための方法論も同様の手法を用いて提案した。潜在的サイドチャネルとしての温度感度と電力信号を同定した。最後に,設計の安全性と完全性を評価するためのカモフラージュされたゲート設計について実施している脅威解析。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】