文献

J-GLOBAL ID：201702251106490359   整理番号：17A1359863

層間接触を持つFDSOI Si CMOS上のInGaAs FinFETの3Dモノリシック集積化を通した3D SRAMの初めての実証【Powered by NICT】

First demonstration of 3D SRAM through 3D monolithic integration of InGaAs n-FinFETs on FDSOI Si CMOS with inter-layer contacts

著者 (13件)： Deshpande V. (IBM Research GmbH Zuerich Laboratory, Saeumerstrasse 4, CH-8803 Rueschlikon, Switzerland) ,  Hahn H. (IBM Research GmbH Zuerich Laboratory, Saeumerstrasse 4, CH-8803 Rueschlikon, Switzerland) ,  O’Connor E. (IBM Research GmbH Zuerich Laboratory, Saeumerstrasse 4, CH-8803 Rueschlikon, Switzerland) ,  Baumgartner Y. (IBM Research GmbH Zuerich Laboratory, Saeumerstrasse 4, CH-8803 Rueschlikon, Switzerland) ,  Sousa M. (IBM Research GmbH Zuerich Laboratory, Saeumerstrasse 4, CH-8803 Rueschlikon, Switzerland) ,  Caimi D. (IBM Research GmbH Zuerich Laboratory, Saeumerstrasse 4, CH-8803 Rueschlikon, Switzerland) ,  Boutry H. (CEA-Leti, MINATEC Campus, 17 rue des Martyrs, F38054, Cedex 9, France, Universite ́ Grenoble Alpes) ,  Widiez J. (CEA-Leti, MINATEC Campus, 17 rue des Martyrs, F38054, Cedex 9, France, Universite ́ Grenoble Alpes) ,  Brevard L. (CEA-Leti, MINATEC Campus, 17 rue des Martyrs, F38054, Cedex 9, France, Universite ́ Grenoble Alpes) ,  Le Royer C. (CEA-Leti, MINATEC Campus, 17 rue des Martyrs, F38054, Cedex 9, France, Universite ́ Grenoble Alpes) ,  Vinet M. (CEA-Leti, MINATEC Campus, 17 rue des Martyrs, F38054, Cedex 9, France, Universite ́ Grenoble Alpes) ,  Fompeyrine J. (IBM Research GmbH Zuerich Laboratory, Saeumerstrasse 4, CH-8803 Rueschlikon, Switzerland) ,  Czornomaz L. (IBM Research GmbH Zuerich Laboratory, Saeumerstrasse 4, CH-8803 Rueschlikon, Switzerland)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： VLSI Technology  ページ： T74-T75  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 著者らは初めて,TiN/W層間接触をもつ底層上のトップ層とゲートファーストSi CMOS上のFDSOI Si CMOSを特徴とする短チャネル置換金属ゲート(RMG)InGaAs FinFET上のIn_0In0.53GaAs nFETの3Dモノリシック(3DM)集積を実証した。最新デバイスの集積化は,隆起ソース/ドレイン(RSD)とnFETのためのSi RSD,pFET用SiGe RSD,インプラント,けい化物及びTiN/Wプラグコンタクトを有する底層CMOSを利用したトップ層InGaAsで達成された。トップ層InGaAs FinFETはL_g=25nmにスケールダウンし,底層におけるSi nFETとpFETの両方がL_g~15nmまでスケールした。最後に,層間接触を利用した,2Dレイアウトに関してかなりの面積減少を示すSi pFETのトップ上に積層したInGaAs nFETで密に統合された3D6T-SRAM回路を実証した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *ヒ化ガリウムインジウム ,  *SRAM ,  *CMOS ,  *三次元 ,  底層 ,  ケイ化物
準シソーラス用語： スケールダウン ,  シリコンゲルマニウム ,  メタルゲート ,  短チャネル ,  窒化チタン ,  モノリシック集積化 ,  *FinFET ,  *FDSOI , 【Automatic Indexing@JST】

分類 (2件)： トランジスタ  (NC03070N) ,  補綴  (GT05030B)

タイトルに関連する用語 (9件)： FDSOI ,  Si ,  CMOS ,  InGaAs ,  FinFET ,  3D ,  モノリシック集積化 ,  SRAM ,  実証