文献

J-GLOBAL ID：201702251514296154   整理番号：17A1636572

アナログフィルタ要求の緩和のための縦続デルタシグマ変調器に基づいた全ディジタル送信機【Powered by NICT】

All-digital transmitter based on cascaded delta-sigma modulators for relaxing the analog filtering requirements

著者 (3件)： Dinis Daniel C. (Instituto de Telecomunicac,oes and Departamento de Electro ́nica, Telecomunicac,oes e Informa ́tica, Universida de Aveiro, Campus Universita ́rio de Santiago, Aveiro, 3810-193, Portugal) ,  Oliveira Arnaldo S. R. (Instituto de Telecomunicac,oes and Departamento de Electro ́nica, Telecomunicac,oes e Informa ́tica, Universida de Aveiro, Campus Universita ́rio de Santiago, Aveiro, 3810-193, Portugal) ,  Vieira Jose (Instituto de Telecomunicac,oes and Departamento de Electro ́nica, Telecomunicac,oes e Informa ́tica, Universida de Aveiro, Campus Universita ́rio de Santiago, Aveiro, 3810-193, Portugal)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： IMS  ページ： 145-148  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,種々のサンプリング速度によるカスケードΔΣ変調器は全ディジタル送信機で使用されるアナログ出力フィルタの高品質因子を緩和にかなりの影響を持つことができることを示した。特に,雑音ピークパワーの有意な減少は,ハードウェアでわずかな変化で達成できる。この新しい概念を成功裏にFPGAベース送信機に実装し,検証し,単段に単一ビット量子化を実行する従来のアーキテクチャと比較した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *送信機 ,  雑音 ,  計算機アーキテクチャ ,  FPGA ,  ハードウェア ,  *ディジタル方式 ,  *フィルタ ,  *アナログ系 ,  量子化
準シソーラス用語： 品質因子 ,  サンプリング速度 ,  *ΔΣ変調器 ,  *アナログフィルタ , 【Automatic Indexing@JST】

分類 (3件)： 無線通信一般  (ND08010L) ,  半導体集積回路  (NC03162T) ,  変復調回路  (NC05050F)

タイトルに関連する用語 (5件)： アナログフィルタ ,  緩和 ,  デルタシグマ変調器 ,  ディジタル ,  送信機