文献

J-GLOBAL ID：201702252082469099   整理番号：17A1645813

FDSOIベース増幅器のサブしきい値性能に関する研究【Powered by NICT】

Study on subthreshold performance of FDSOI based amplifier

著者 (3件)： Mukherjee Sagar (Department of ECE, MCKV Institute of Engineering, Liluah, Howrah, West Bengal) ,  Roy Swarnil (Department of ECE, Meghnad Saha Institute of Technology, Kolkata, West Bengal) ,  Sarkar Chandan Kumar (Department of ETCE, Jadavpur University, Kolkata, West Bengal)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： DevIC  ページ： 303-306  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 提案した研究では増幅器のサブしきい値アナログ性能,完全空乏化シリコンオンインシュレータ(FDSOI)MOSFETを用いて設計を行った。サブしきい値増幅器のアナログ性能に対する裏側酸化膜(BOX)電圧変動の影響が観察された。利得,帯域幅,異なる設計パラメータに対して最適化した増幅器の直線性を示した。提案した研究は,2.65nWの電力消費に対して16.7dBの利得をもつ10.5MHzの帯域幅を提供する。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 利得 ,  電力消費 ,  最適化 ,  アナログ系 ,  *増幅器 ,  酸化膜 ,  電圧変動 ,  線形性 ,  帯域幅 ,  MOSFET
準シソーラス用語： 設計変数 ,  *サブ閾値 ,  *FDSOI , 【Automatic Indexing@JST】

分類 (1件)： 増幅回路  (NC05040U)

タイトルに関連する用語 (4件)： FDSOI ,  増幅器 ,  サブしきい値 ,  研究