文献

J-GLOBAL ID：201702252547852132   整理番号：17A0775877

低電圧集積化位相同期ループのための省面積二重経路ループフィルタ【Powered by NICT】

An area-saving dual-path loop filter for low-voltage integrated phase-locked loops

著者 (3件)： Pan Jie (Institute of Electronics, Chinese Academy of Sciences) ,  Yang Haigang (Institute of Electronics, Chinese Academy of Sciences) ,  Yang Liwu (RF Application Group, SMIC)
資料名： Journal of Semiconductors  (Journal of Semiconductors)
巻： 30  号： 10  ページ： 115-120  発行年： 2009年 
JST資料番号： C2377A  ISSN： 1674-4926  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 英語 (EN)

抄録/ポイント： 本論文では,低電圧集積化位相同期ループ(PLL)のための省面積二重経路ループフィルタ(LPF)を提案した。このLPFは,低域通過経路チャージポンプ(CP)の出力電流は積分経路CPのそれとB時間(B>1)として大きい。これら二経路を横切る電圧を加えることにより,零容量はB時間等価的に拡大した。その結果,チップサイズが大きく減少した。このLPFに基づいて,1.2V,3.5GHz帯PLLは,SMIC0.18μm RFCMOS技術で作成した。その零静電容量は従来の二次LPFsにおけるそれのわずか1/30であった。測定されたデータは,3.20GHzの周波数において,位相雑音は,1MHzオフセットで 120.2dBc/Hzであり,基準スパーは 72dBcであり,電力は24mWであることを示した。Data from the ScienceChina, LCAS. Translated by JST【Powered by NICT】

シソーラス用語： 位相雑音 ,  *位相同期ループ ,  オフセット ,  電流 ,  静電容量 ,  電力 ,  積分 ,  周波数 ,  *電圧
準シソーラス用語： チップサイズ ,  チャージポンプ回路 ,  *ループフィルタ ,  *低電圧 , 【Automatic Indexing@JST】

著者キーワード (4件)： 省面積 ,  二重経路ループフィルタ ,  チャージポンプ ,  位相同期ループ

分類 (1件)： 発振回路  (NC05020Y)

タイトルに関連する用語 (6件)： 低電圧 ,  集積化 ,  位相同期ループ ,  面積 ,  経路 ,  ループフィルタ