文献

J-GLOBAL ID：201702253351146239   整理番号：17A1645830

低電力と高速回路応用のためのナノ次元MOSトランジスタを用いたアナログ変換器へのディジタル抵抗ストリングの設計【Powered by NICT】

Design of resistor string digital to analog converter using nano dimensional MOS transistor for low power and high speed circuit application

著者 (2件)： Bari Surajit (ECE Department, Narula Institute of Technology, Kolkata, India) ,  De Debashis (Department of Computer Science & Engineering, MAKAUT, WB, Salt Lake, Kolkata, India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： DevIC  ページ： 380-382  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本研究ではナノ次元金属-酸化物-半導体電界効果トランジスタ(MOSFET)を用いたアナログ変換器(DAC)にディジタルベース抵抗ストリングの設計を実証した。二ビットバイナリー語が入力ディジタルデータとして採用した。ディジタルデータに対応するアナログ値は出力端子へ伝送ゲート(TG)によりパスした。DACの機能を明らかにするために,電源電圧VDDを0.5Vから1.2Vに変化した。二値データに対応する満足なアナログ出力はDACの設計の正しさを示した。DACの平均消費電力,変換遅延と電力遅延積(PDP)もこの研究で提示した。結果は超大規模集積(VLSI)回路応用低電力および高速に対して十分な状況である。DACの回路をTanner SPICE(T SPICE)ソフトウェアを用いたMOSトランジスタの150nmチャネル長さで設計した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 消費電力 ,  チャネル ,  *高速度 ,  *MOSFET ,  ソフトウェア ,  *変換器 ,  *応用回路 ,  *ディジタル方式 ,  超LSI ,  半導体 ,  *アナログ系
準シソーラス用語： 電力遅延積 ,  電源電圧 ,  ディジタルデータ ,  *低電力化 , 【Automatic Indexing@JST】

分類 (1件)： AD・DA変換回路  (NC05080M)

タイトルに関連する用語 (8件)： 低電力 ,  回路応用 ,  次元 ,  MOSトランジスタ ,  アナログ ,  変換器 ,  ディジタル ,  設計