文献

J-GLOBAL ID：201702253424223365   整理番号：17A1359755

LC VCOベースMDLLを用いた5.12GHz分数N周波数シンセサイザ【Powered by NICT】

A 5.12-GHz fractional-N frequency synthesizer with an LC-VCO-based MDLL

著者 (3件)： Jhou Dai-En (Graduate Institute of Electronics Engineering and Department of Electrical Engineering, National Taiwan University, Taipei, Taiwan, 10617) ,  Chang Wei-Sung (Graduate Institute of Electronics Engineering and Department of Electrical Engineering, National Taiwan University, Taipei, Taiwan, 10617) ,  Lee Tai-Cheng (Graduate Institute of Electronics Engineering and Department of Electrical Engineering, National Taiwan University, Taipei, Taiwan, 10617)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： VLSI Circuits  ページ： C132-C133  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： LC VCOベースMDLLはその周波数増倍係数と性能を拡張するための分数N周波数シンセサイザを提示した。LC-VCOで提案したMUXを用いて,ループ帯域幅(BW)を増加し,3~15MHz(ほぼ0.4fREF)からのフリッカ雑音抑制した。さらに,スプリアストーンと帯域内雑音,ディジタル時間変換器(DTC)の利得誤差に由来することを低減するために再量子化デルタ-シグマ変調器(DSM)は,プロトタイプと組み合わせた。40nm CMOS技術で作製した,128の大きな周波数逓倍係数を用いたMDLLはそれぞれ5.12GHzで0.9Vの電源から1.81mWと2.38mWの消費電力で177fs(整数N)と326fs(N)の統合ジッタを示した。提案したMDLLのFoMjは40MHzの基準周波数で 252.5dB(整数N)および246dB(N)と同様に良好であることができる。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 増倍係数 ,  雑音 ,  量子化 ,  帯域幅 ,  周波数逓倍 ,  *周波数シンセサイザ ,  変調器 ,  1/f雑音 ,  消費電力 ,  変換器 ,  *周波数 ,  プロトタイプ ,  周波数帯 ,  ジッタ
準シソーラス用語： 利得誤差 , 【Automatic Indexing@JST】

分類 (2件)： 周波数変換回路  (NC05030J) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (3件)： VCO ,  分数 ,  周波数シンセサイザ