抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
リングオシレータによる時計とデータ設計の両方は,プロセス,電圧,温度(PVT)変動の悪影響を軽減した。は,ポストシリコン調整可能なを作られた場合,出荷製品中の遅延線を成功裡に試験したものよりも遅い設定した設計への試験マージンを付加する好機を提供する遅延線に依存している。本論文では,得られた収率と出荷製品の品質損失を分析する数学的および伝統的な同期設計に,それらを比較し,遅延線と組合せ論理における経路間の遅延の相関から生じる潜在的利益を定量化した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】