文献

J-GLOBAL ID：201702254223254407   整理番号：17A1570612

時空表記法とスニークパス保護を用いたメモリスタベース8ビット反復全加算器【Powered by NICT】

Memristor based 8-bit iterative full adder with space-time notation and sneak-path protection

著者 (3件)： Rahman Kamela C. (Department of Electrical and Computer Engineering, Portland State University, Portland, OR, USA) ,  Khan Masoodur Rahman (Department of Electrical and Electronic Engineering, Ahsanullah University of Science and Technology, Dhaka, Bangladesh) ,  Perkowski M. A. (Department of Electrical and Computer Engineering, Portland State University, Portland, OR, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： MWSCAS  ページ： 695-698  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： メムリスタ技術は集積回路設計におけるスケーリング要求を満たすために潜在的な解決策として注目されている。メムリスタは高密度,低電力,不揮発性と良好なスケーラビリティのような利点を提供する。本論文では,8ビット反復全加算器設計は,空間-時間に基づく回路表記法を用いることを提案した。メムリスティブナノワイヤクロスバーとステートフル論理を用いる。提案した設計は,隠れた経路電流に対する良好な保護を提供した。8ビット全加算器は隠れた経路を大幅に低減した運転を行うためにわずか165マイクロパルスが必要である。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *非揮発性 ,  電流
準シソーラス用語： 低電力化 ,  高密度 ,  集積回路設計 ,  *メモリスタ , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  記憶装置  (JC04060F)

タイトルに関連する用語 (5件)： 時空 ,  表記法 ,  メモリスタ ,  反復 ,  全加算器