抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
設計チーム内で開発されたディジタル設計,統合および混合信号アプリケーション固有集積回路(ASIC)の検証のためのツールのセットを提示した。ツールの開発のためのPythonを選択した。Pythonの特徴をにより,設計フロー全体に必要な多くの段階を標的とするツールを開発した:a)複素ディジタルブロックである自動生成,Pythonを生成し,コードのレジスタ転送レベル(RTL)系統の千入力ファイルした。b)ツールを用いることにより,完全RTL設計階層を構文解析し,抽出された情報を用いてできる数RTLと報告ファイルが実現し,RTL統合活性.c)シミュレーション関連ファイルのための有用な情報を提供している,特にIP-XACTのモデルを用いて,ディジタルブロックをモデル化と検証活動を加速する普遍的検証法(UVM)シミュレーション環境で使用することができる。D)バックエンドツールは電力制約を定義し,タイミング報告を分析するために支持する。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】