文献

J-GLOBAL ID：201702254475831192   整理番号：17A1569673

Xilinxフィールドプログラマブルゲートアレイに実装された多重測定によるRO TDC【Powered by NICT】

A multi-measurements RO-TDC implemented in a Xilinx field programmable gate array

著者 (3件)： Berrima Safa (Department of Electrical Engineering, Polytechnique Montreal, Montreal, Quebec) ,  Blaquiere Yves (Department of Electrical Engineering, Ecole de Technologie Superieure, Montreal, Quebec) ,  Savaria Yvon (Department of Electrical Engineering, Polytechnique Montreal, Montreal, Quebec)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ISCAS  ページ： 1-4  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,多重ヒット信号間の測定を行うディジタル変換器(TDC)に効率的な時間を提案した。TDCは振動子による反復の数を計数するリング発振器と円形トラッカーとして構成された遅延線に基づいている。信号への遷移が起こる分散RAMとシフトレジスタとして構成されたルックアップテーブルを用いて,振動子と円形トラッカー状態をサンプリングした。多チャネル基本RO TDCと比較して本提案のTDCを実行するために必要なFPGA資源を推定するために構築した理論的研究。フリップフロップとルックアップテーブルの数の増加は六段階振動子,32状態円形トラッカと20入力ヒット信号で作られた建築における85と2.1の因子に達することができることを示した。Xilinx ZYNQファミリーFPGAで実装された提案TDCから抽出した時間的特性を報告した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： ディジタル方式 ,  遅延線 ,  双安定回路 ,  変換器 ,  シフトレジスタ ,  *FPGA ,  振動子 ,  ルックアップテーブル ,  *多重化 ,  リング発振器
準シソーラス用語： マルチチャネル , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： フィールドプログラマブルゲートアレイ ,  実装 ,  多重 ,  RO ,  TDC