文献

J-GLOBAL ID：201702254593656604   整理番号：17A1781546

対数正規分布に基づくしきい値回路のための解析的保持時間固定【Powered by NICT】

Analytical hold timing fixing for sub-threshold circuit based on its lognormal distribution

著者 (5件)： Guo Jingjing (Southeast University, JiangSu, China) ,  Wang Min (Southeast University, JiangSu, China) ,  Zhu Jizhe (Southeast University, JiangSu, China) ,  Liu Xinning (Southeast University, JiangSu, China) ,  Yang Jun (Southeast University, JiangSu, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： PATMOS  ページ： 1-8  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： サブしきい値回路は,IoTの応用のための有望な回路設計スタイルであるが,タイミングクロージャ,特に保持のタイミング固定は設計者にとって大きな挑戦である。各短経路における保持のタイミング固定の挿入インバータ/バッファ数を推定するための数学的方法を提案した。パス遅延の分布を厳密にサブしきい値領域における対数正規分布であることが証明され,異なる供給電圧,セル駆動強度と負荷容量を考慮している。第二に,挿入の数は標的収率に基づいて導いた。最後に,SMIC社の40nm CMOSプロセス下でのモンテカルロSPICEシミュレーションは理論は挿入インバータ/バッファ数を推定することができることを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 回路設計 ,  *対数正規分布 ,  *保持時間 ,  シミュレーション ,  モンテカルロ法 ,  負荷容量 ,  CMOS
準シソーラス用語： 供給電圧 ,  サブ閾値 , 【Automatic Indexing@JST】

分類 (3件)： 集積回路一般  (NC03161C) ,  ディジタル計算機ハードウェア一般  (JC04010C) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (4件)： 対数正規分布 ,  しきい値 ,  解析 ,  保持時間