文献

J-GLOBAL ID：201702256104748900   整理番号：17A1635524

PolyPC埋込み再構成可能なシステム上の多形並列計算フレームワーク【Powered by NICT】

PolyPC: Polymorphic parallel computing framework on embedded reconfigurable system

著者 (2件)： Ding Hongyuan (Department of Computer Science and Computer Engineering, University of Arkansas, Fayetteville, Arkansas 72701, USA) ,  Huang Miaoqing (Department of Computer Science and Computer Engineering, University of Arkansas, Fayetteville, Arkansas 72701, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： FPL  ページ： 1-8  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 細粒構造により提供される並列処理の助けを借りて,フィールドプログラマブルゲートアレイ(FPGA)にハードウェアアクセラレータは,多くのアプリケーションの性能を著しく改善することができる。しかし,設計者がFPGA資源の可能性を完全に解明する為に優れたハードウェアプログラミングスキルとユニークな最適化技術を持つ必要が代表的なものである。本研究では,性能高速化を達成しながら,生産性を改善することを目的としたPolyPC(多形並列Computing)フレームワークを提案した。PolyPCフレームワークは,PolyPCフレームワークは,高レベル合成(HLS)ツールを用いたOpenCLのようなプログラムを実行可能に売主 提供ツール拡張カスタムハードウェアプラットフォームを実装している。PolyPCフレームワークは,性能,面積効率,およびマルチタスクに関して評価した。結果はデュアルコアARMプロセッサ上での高速化の66倍,高速MicroBlazeソフトプロセッサ上での高速化の1,043倍の最大値を示し,125倍面積効率であった。添加では,優先度を意識したスケジューリングを用いた優先度の高いPolyTasksに対する応答時間の大幅な改善をもたらした。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *並列演算 ,  並列処理 ,  応用プログラム ,  最適化手法 ,  演算プロセッサ ,  スケジューリング ,  高速度 ,  優先度 ,  高速化 ,  FPGA
準シソーラス用語： マルチタスク ,  面積効率 ,  OpenCL ,  ハードウェアアクセラレータ ,  *再構成可能システム , 【Automatic Indexing@JST】

分類 (3件)： 集積回路一般  (NC03161C) ,  図形・画像処理一般  (JE04010I) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： 埋込み ,  再構成可能なシステム ,  多形 ,  並列計算 ,  フレームワーク