文献
J-GLOBAL ID:201702256771934287   整理番号:17A0020649

5ビット300~900MS/s0.8-バックグラウンド自己キャリブレーションを用いた1.2V電源電圧A DC【Powered by NICT】

A 5-bit 300-900-MS/s 0.8-1.2-V Supply Voltage ADC With Background Self-Calibration
著者 (3件):
資料名:
巻: 64  号:ページ: 1-5  発行年: 2017年 
JST資料番号: W0347A  ISSN: 1549-7747  CODEN: ITCSFK  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
低電力,高速,および低分解能アナログ-ディジタル変換器(ADC)は広範囲の新しい応用に必須である。本短報で,バックグラウンド較正された低電力5ビットコンパレータベース2分探索A DCを提示した。130nm相補型金属-酸化物-半導体プロセスで実現したADCは,プロセス-電圧-温度変動オンザフライを補償できると仕様の集合のための最先端の性能指数(FoM)を提供する。時間インターリービングにおける多重トラック-アンド-ホールド加工は低消費電力で増加した変換速度を可能にするために採用されているが,比較器段階はamplifierlessパイプラインで動作する。コンパレータはプロセス変動による顕著なオフセット広がりを示すので,しきい値は参照ディジタル-アナログ変換器を用いた変換で較正された同時にである。A DCは0.8~ 1.2Vの範囲の供給電圧で動作可能である。0.8Vが供給された場合,A DCは,300MS/sを行い,信号対雑音歪比(SNDR),消費電力,およびFoMの28.13dB,235μW,および39.4fJ,標本当たり段階を提示した。供給の1.2V,A DCは,900MS/sを行い,27.83dB SNDRの,1.54mWの電力消費,FoMの82.5fJ,標本当たり段階を提示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (4件):
分類
JSTが定めた文献の分類名称とコードです
専用演算制御装置  ,  信号理論  ,  移動通信  ,  図形・画像処理一般 
タイトルに関連する用語 (4件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る