文献

J-GLOBAL ID：201702256775446548   整理番号：17A0980933

ストカスティック演算に基づく省エネルギー脳型LSI設計技術

Energy-efficient Brainware LSI Based on Stochastic Computation

著者 (3件)： 鬼沢直哉 (東北大学学際科学フロンティア研究所) ,  松宮一道 (東北大学電気通信研究所) ,  羽生貴弘 (東北大学電気通信研究所)
資料名： Fundamentals Review (Web)  (Fundamentals Review (Web))
巻： 11  号： 1  ページ： 28-39(J-STAGE)  発行年： 2017年 
JST資料番号： U0221A  ISSN： 1882-0875  資料種別： 逐次刊行物 (A)
記事区分： 文献レビュー  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： ストカスティック演算は,ソフトエラー耐性が高い演算方式として注目されているだけでなく,ある程度の誤りを許容可能なアプリケーション(画像処理,機械学習,ディープラーニング等)の増加に伴い,近年盛んに研究が行われている.本論文では,ストカスティック演算の基礎的な事項からハードウェア実現における利点・欠点について概説するとともに,ストカスティック演算の適用例として,脳の視覚情報処理を模倣した脳型LSIの実現例について幾つか紹介とともに,その省エネルギー性について議論する.(著者抄録)

シソーラス用語： *情報処理 ,  *視覚 ,  *信号処理 ,  *CMOS構造 ,  *ディジタル回路 ,  *機械学習 ,  *LSI【IC】 ,  *省エネルギー ,  *回路設計 ,  演算器 ,  有限状態機械 ,  信号変換器 ,  二値論理 ,  視差 ,  畳込み ,  加算 ,  乗算 ,  ニューラルネットワーク
準シソーラス用語： *視覚情報処理 ,  深層学習 ,  深層ニューラルネットワーク

著者キーワード (10件)： 確率的演算 ,  視覚情報処理 ,  信号処理 ,  CMOSディジタル回路 ,  ディープラーニング ,  probabilistic computation ,  visual information processing ,  signal processing ,  CMOS digital circuits ,  deep learning

分類 (2件)： 半導体集積回路  (NC03162T) ,  人工知能  (JE08000Z)

引用文献 (70件)：

• (1)B.D. Brown and H.C. Card, “Stochastic neural computation. I. computational elements,” IEEE Trans. Comput., vol.50, no.9, pp.891–905, Sept. 2001.
• (2)B.R. Gaines, “Stochastic computing systems,” Adv. Inf. Syst. Sci. Plenum, vol.2, no.2, pp.37–172, 1969.
• (3)V.C. Gaudet and A.C. Rapley, “Iterative decoding using stochastic computation,” Electron. Lett., vol.39, no.3, pp.299–301, Feb. 2003.
• (4)S.S. Tehrani, W.J. Gross, and S. Mannor, “Stochastic decoding of LDPC codes,” IEEE Commun. Lett., vol.10, no.10, pp.716–718, Oct. 2006.
• (5)S.S. Tehrani, S. Mannor, and W.J. Gross, “Fully parallel stochastic LDPC decoders,” IEEE Trans. Signal Process., vol.56, no.11, pp.5692–5703, Nov. 2008.

タイトルに関連する用語 (3件)： 省エネルギー ,  脳 ,  LSI設計