文献

J-GLOBAL ID：201702257129112754   整理番号：17A1567859

「ゲートH all測定により得られたGaNヘテロ構造電界効果トランジスタのInsulator/III N界面におけるトラップの密度」の訂正【Powered by NICT】

Corrections to “Density of Traps at the Insulator/III-N Interface of GaN Heterostructure Field-Effect Transistors Obtained by Gated Hall Measurements”

著者 (4件)： Mehari Shlomo (Department of Electrical Engineering, Technion-Israel Institute of Technology, Haifa, 32000, Israel) ,  Gavrilov Arkady (Department of Electrical Engineering, Technion-Israel Institute of Technology, Haifa, 32000, Israel) ,  Eizenberg Moshe (Department of Materials Science and Engineering, Technion-Israel Institute of Technology, Haifa, 32000, Israel) ,  Ritter Dan (Department of Electrical Engineering, Technion-Israel Institute of Technology, Haifa, 32000, Israel)
資料名： IEEE Electron Device Letters  (IEEE Electron Device Letters)
巻： 38  号： 10  ページ： 1504  発行年： 2017年 
JST資料番号： B0344B  ISSN： 0741-3106  CODEN： EDLEDZ  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 以上の論文[1]では,方程式5は(1)dV_B(qΔn)/C_B方程式6は(2)D_it(E_f+qΔn/C_B)≒C_BC_I/q~2[(d(qΔn)/dV_G)~-1 1/C_HF]を読まなければならない読まなければならないCopyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *界面 ,  *窒化ガリウム ,  *FET【トランジスタ】
準シソーラス用語： *ヘテロ構造 , 【Automatic Indexing@JST】

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (9件)： ゲート ,  ALL ,  GaN ,  ヘテロ構造 ,  電界効果トランジスタ ,  界面 ,  トラップ ,  密度 ,  訂正