文献

J-GLOBAL ID：201702257349152205   整理番号：17A1275824

トランジスタPCellの形式的検証【Powered by NICT】

Formal verification of a transistor PCell

著者 (2件)： Langner Kerstin (Robert Bosch Center for Power Electronics, Reutlingen University, Reutlingen, Germany) ,  Scheible Jurgen (Robert Bosch Center for Power Electronics, Reutlingen University, Reutlingen, Germany)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： PRIME  ページ： 205-208  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： PCells(パラメータ化細胞)と呼ぶレイアウト発生器は,アナログIC(集積回路)のレイアウト設計において重要な役割を果たしている。PCellsレイアウトの一部であり,その特性はPCellパラメータによって制御されるを自動的に生成できる。人手または自動的に生成されたかどうか,どのようなレイアウトは,適切な機能性と生産性を保証するために,DRC(設計ルールチェック)を用いた設計ルールに対して検証されなければならない。今日のPCellsの増大する複雑さのためにPCell自体は,許容パラメータ値,すなわちPCellのコードの形式的検証のためのDRCクリーンレイアウトを生成するよりもむしろPCellの全ての可能な事例を確保できるかどうかは有益であろう。本論文では,簡単なNMOSトランジスタPCellに対するそのような形式的PCell検証の実現可能性を実証した。パラメータ値を選択することができるセットを検証過程の間に見いだした。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *トランジスタ ,  アナログ集積回路 ,  集積回路 ,  パラメタリゼーション ,  配置設計
準シソーラス用語： 設計規則 ,  機能性 ,  *形式的検証 , 【Automatic Indexing@JST】

分類 (2件)： 固体デバイス製造技術一般  (NC03030V) ,  計算機システム開発  (JD02010R)

タイトルに関連する用語 (2件)： トランジスタ ,  形式的検証