文献

J-GLOBAL ID：201702257390280507   整理番号：17A1257882

inハードウエア陽メッセージングのための補助支援を用いた共有メモリマルチコアアーキテクチャを用いたグラフと機械学習作業負荷の加速【Powered by NICT】

Accelerating Graph and Machine Learning Workloads Using a Shared Memory Multicore Architecture with Auxiliary Support for In-hardware Explicit Messaging

著者 (6件)： Dogan Halit ,  Hijaz Farrukh ,  Ahmad Masab ,  Kahne Brian ,  Wilson Peter ,  Khan Omer
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： IPDPS  ページ： 254-264  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 共有メモリは,多くの市販と新たなマルチコアプロセッサの並列プログラミングのための必須条件として注目されている。共通プログラミングスタイルを利益通信のパターンを最適化した。並列プログラミングが現在主流として,それらの共通のプログラミングスタイルは,通信し,大量のデータを含む新たな応用を伴う挑戦されている。このような応用は,グラフ解析と機械学習などがあり,本論文では,これらの領域に焦点を当てた。共有メモリモデルを保持し,命令セットアーキテクチャ(ISA)における軽量ハードウェア明示的メッセージの命令セットを導入した。補助通信モデルの同期化プリミティブを加速し,データに対する計算を効率よく移動する明示的メッセージを利用することを提案した。256コアシミュレートしたマルチコアに関する結果は,提案された通信モデルは平均伝統的共有メモリ4xおよび42%それぞれの性能と動的エネルギーを改善することを実証した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 通信系モデル ,  通信 ,  命令セット ,  *機械学習 ,  最適化 ,  *ハードウェア ,  *計算機アーキテクチャ ,  図式解法 ,  *共有メモリ ,  モデル
準シソーラス用語： 軽量 ,  並列プログラミング ,  マルチコアプロセッサ ,  *マルチコアアーキテクチャ , 【Automatic Indexing@JST】

分類 (2件)： ディジタル計算機方式一般  (JC02010O) ,  計算機システム開発  (JD02010R)

タイトルに関連する用語 (8件)： ハードウエア ,  支援 ,  共有メモリ ,  マルチコアアーキテクチャ ,  グラフ ,  機械学習 ,  作業負荷 ,  加速