文献

J-GLOBAL ID：201702257633690167   整理番号：17A0681445

コンパレータの過渡応答を利用した対数圧縮ADC

A Logarithmic Compression ADC Using Transient Response of a Comparator

著者 (4件)： INAGAKI Yuji (Department of Electrical Engineering and Electronics, College of Science and Engineering, Aoyama Gakuin University) ,  SUGIMORI Yusaku (Department of Electrical Engineering and Electronics, College of Science and Engineering, Aoyama Gakuin University) ,  IOKA Eri (Department of Electrical Engineering and Electronics, College of Science and Engineering, Aoyama Gakuin University) ,  MATSUYA Yasuyuki (Department of Electrical Engineering and Electronics, College of Science and Engineering, Aoyama Gakuin University)
資料名： IEICE Transactions on Electronics (Web)  (IEICE Transactions on Electronics (Web))
巻： E100.C  号： 4  ページ： 359-362(J-STAGE)  発行年： 2017年 
JST資料番号： U0468A  ISSN： 1745-1353  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 本稿では,サブレンジングTDCとコンパレータの過渡応答を用いた対数圧縮ADCについて述べた。対数圧縮するために,対数増幅器の代わりにコンパレータのセトリング時間を利用した。コンパレータのセトリングタイムは入力電圧の対数に反比例する。提案ADCでは,パルス幅がコンパレータのセトリングタイムとなるパルスに入力電圧を変換した。続いて,TDCによって,パルス幅をバイナリコードに変換した。アナログ/デジタル変換を時間領域で行ったことから,提案ADCの電源電圧を従来の対数ADCよりも低くできた。0.18μm CMOSの回路シミュレーションによって,提案ADCが,1.5Vの動作条件で,分解能11ビット,サンプリングレート20MS/s,ダイナミックレンジ59dB,そして消費電力9.8mWを達成することを確認した。(翻訳著者抄録)

シソーラス用語： コンパレータ ,  信号検出器 ,  過渡応答 ,  *AD変換器 ,  *対数 ,  *符号化 ,  時間 ,  信号変換器
準シソーラス用語： *ADC【変換器】 ,  *圧縮符号化 ,  セトリングタイム ,  時間デジタルコンバータ

著者キーワード (6件)： logarithmic compression ,  ADC ,  subranging ,  TDC ,  latched comparator ,  settling time

分類 (1件)： AD・DA変換回路  (NC05080M)

引用文献 (10件)：

• [1] M.J. Hayes, “A nonlinear optical preamplifier for sensing applications,” IEEE Trans. Circuits & Syst. I: Fundamental Theory and Applications, vol.49, no.1 pp.1-9, Jan. 2002.
• [2] S. Kavadias, B. Dierickx, D. Scheffer, A. Alaerts, D. Uwaerts, and J. Bogaerts, “A logarithmic response CMOS image sensor with on-chip calibration,” IEEE J. Solid-State Circuits, vol.35, no.8, pp.1146-1152, Aug. 2000.
• [3] J.-J. Sit, and R. Sarpeshkar, “A micropower logarithmic A/D with offset and temperature compensation,” IEEE J. Solid-State Circuits, vol.39, no.2, pp.308-319, Feb. 2004.
• [4] A. Basu, R.W. Robucci, and P.E. Hasler, “A low-power, compact, adaptive logarithmic transimpedance amplifier operating over seven decades of current,” IEEE Trans. Circuits & Syst. I: Regular Papers, vol.54, no.10, pp.2167-2177, Oct. 2007.
• [5] M. Gu, and S. Chakrabartty, “Design of a programmable gain, temperature compensated current-input current-output CMOS logarithmic amplifier,” IEEE Trans. Biomed. Circuits & Syst., vol.8, no.3, pp.423-431, June 2014.

タイトルに関連する用語 (4件)： コンパレータ ,  過渡応答 ,  対数 ,  ADC