文献

J-GLOBAL ID：201702257927695669   整理番号：17A1835306

利得余裕と位相余裕基準を用いた遅延システムのためのPIDコントローラの設計【Powered by NICT】

Design of PID controller for delayed systems using gain margin and phase margin criteria

著者 (2件)： Singh Sunil Kumar (Mechatronics., IIITDM Jabalpur, Jabalpur, India) ,  Padhy Prabin Kumar (Electronics and Communication., IIITDM Jabalpur, Jabalpur, India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ICPCES  ページ： 1-6  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 遅延システムのためのユーザ指定のゲイン余裕と位相余裕を用いたPID制御器の新しい設計法を提案した。提案したPIDコントローラであるオートチューニングに特に有用である。制御器パラメータはいくつかの近似と脱離過程を用いて計算した。コントローラの堅牢性が異なるシミュレーション例により検証した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： ロバスト性 ,  シミュレーション ,  脱着 ,  *利得 ,  制御装置
準シソーラス用語： オートチューニング ,  設計法 ,  PID制御 ,  *PIDコントローラ ,  *位相マージン , 【Automatic Indexing@JST】

分類 (1件)： システム設計・解析  (IA02030D)

タイトルに関連する用語 (5件)： 利得 ,  位相余裕 ,  遅延システム ,  PIDコントローラ ,  設計