文献

J-GLOBAL ID：201702258060711601   整理番号：17A0965938

FPGAデバイスに及ぼすプロセス変動を利用した応用性能の改善【Powered by NICT】

Application performance improvement by exploiting process variability on FPGA devices

著者 (5件)： Maragos Konstantinos (School of ECE, National Technical University of Athens) ,  Lentaris George (School of ECE, National Technical University of Athens) ,  Soudris Dimitrios (School of ECE, National Technical University of Athens) ,  Siozios Kostas (Department of Physics, Aristotle Univ. of Thessaloniki) ,  Pavlidis Vasilis F. (School of Computer Science, The Univ. of Manchester)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： DATE  ページ： 452-457  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： プロセス変動はIC製造における技術スケーリングを増加させ,それによって製造されたデバイスの全体的な性能を低下させることが知られている。本論文では,FPGAにおける変動効果と実行時に各デバイスの性能を高める,製作後に可能性,このデバイスの個々の特性に焦点を当てた。八Xilinx Zynq XC7Z020T 1CSG324デバイスにおける28nm FPGA,すなわち,チップ内およびチップ間変動を測定するためにカスタマイズされたリング発振器の広いネットワークを含むセンシング・インフラストラクチャの開発した。第二に,テストベクトルを利用したクロックタイル,I/Oデータ吸引,HW/SW通信,検証の動的再構成に基づく閉ループフレームワーク,その正しさを維持しながらZynqにおける動作周波数を増加させる動的にを開発した。著者らの結果は,5.2%~7.7%と17%までチップ間変動の地域におけるチップ内変動を示した。筆者らのフレームワークは,SWツールの報告と比較して90.3%まで例FIR設計の性能を改善し,装置間の速度差を示す12.4%まで。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： インフラストラクチャー ,  カスタム化 ,  *FPGA ,  リング発振器 ,  通信 ,  ネットワーク
準シソーラス用語： 動作周波数 ,  動的再構成 ,  *プロセス変動 , 【Automatic Indexing@JST】

分類 (4件)： 半導体集積回路  (NC03162T) ,  固体デバイス計測・試験・信頼性  (NC03040G) ,  発振回路  (NC05020Y) ,  集積回路一般  (NC03161C)

タイトルに関連する用語 (3件)： FPGA ,  プロセス変動 ,  応用