文献

J-GLOBAL ID：201702258116419689   整理番号：17A1257707

神経相互接続のモデリングとマッピングのためのPearson相関係数加速【Powered by NICT】

Pearson Correlation Coefficient Acceleration for Modeling and Mapping of Neural Interconnections

著者 (4件)： Reggiani Enrico ,  DArnese Eleonora ,  Purgato Andrea ,  Santambrogio Marco D.
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： IPDPSW  ページ： 223-228  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 新しい生物医学技術と解析方法論の利用可能性のおかげで,臨床検査と医療研究の質が増加している。これらの改善は,大量のデータを解析した高レベルの精度でする機会を与えた。計算集中アルゴリズムおよび大規模データセットを取り扱うことができるプロセッサが必要であると,均一プロセッサの使用はこの目的のために非効率的になってきている。結果として,不均一構造をこれらの計算の効率を改善し,データの同時精密化を可能にすることで重要な技術になってきている。本研究では,Pearson相関係数(PCC)アルゴリズムのフィールドプログラマブルゲートアレイ(FPGA)実装,脳ネットワーク(BN)事例研究への適用を提案した。Itwillは提案実装が単一スレッド中央演算処理装置(CPU)実装に関して10倍の高速化を達成することができることを示したが,グラフィック処理ユニット(GPU)実装と比較してW比当たり2x性能を保証した。これらの考察は,適用分野,データセンターおよび生物医学的埋込みシステムのようなFPGAアーキテクチャを使用することの可能性を開く,電力キャッピングと熱を考慮する関連問題である。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 高速化 ,  演算プロセッサ ,  事例研究 ,  *相互接続 ,  計算機アーキテクチャ ,  スレッド ,  アルゴリズム ,  データセンタ ,  FPGA ,  中央処理装置 ,  *モデリング
準シソーラス用語： 埋込みシステム ,  生物医学 ,  GPU【プロセッサ】 ,  *Pearson相関係数 , 【Automatic Indexing@JST】

分類 (3件)： 半導体集積回路  (NC03162T) ,  人工知能  (JE08000Z) ,  ロボットの設計・製造・構造要素  (IC04013A)

タイトルに関連する用語 (6件)： 神経 ,  相互接続 ,  モデリング ,  マッピング ,  Pearson相関係数 ,  加速