文献

J-GLOBAL ID：201702258280186817   整理番号：17A1345023

ワームホールNoCのための実時間解析の拡張【Powered by NICT】

Extending Real-Time Analysis for Wormhole NoCs

著者 (4件)： Xiong Qin (Wuhan National Laboratory for Optoelectronics, Huazhong University of Science and Technology, Wuhan, China) ,  Wu Fei (Wuhan National Laboratory for Optoelectronics and the Key Laboratory of Data Storage System, Ministry of Education of China, Huazhong University of Science and Technology, Wuhan, China) ,  Lu Zhonghai (School of Information and Communication Technology, KTH Royal Institute of Technology, Stockholm, Sweden) ,  Xie Changsheng (Wuhan National Laboratory for Optoelectronics and the Key Laboratory of Data Storage System, Ministry of Education of China, Huazhong University of Science and Technology, Wuhan, China)
資料名： IEEE Transactions on Computers  (IEEE Transactions on Computers)
巻： 66  号： 9  ページ： 1532-1546  発行年： 2017年 
JST資料番号： C0233A  ISSN： 0018-9340  CODEN： ICTOB4  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 遅延上界解析問題は,ネットワークオンチップ(NoC)における実時間応用に基本的に重要である。本論文では,優先順位に基づくプリエンプティブ調停を持つワームホールNoCにおける実時間通信のための二つの最新の解析モデルを再検討し,モデルは,大きなバッファサイズとの特異的ルータアーキテクチャを支援するだけであることを示した。上流間の差を識別し,解析すると交通流の相対的位置に応じて間接intereferences下流と緩衝液の影響を考慮することにより全てのルータアーキテクチャとバッファサイズのための遅延上限を推定するための拡張解析モデルを提案した。シミュレートした評価は,このモデルがもう一つのルータアーキテクチャを支持し,以前のモデルと比較して小さいバッファサイズに適用できることを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *時間分析 ,  解析モデル ,  *ワームホール ,  交通流 ,  通信
準シソーラス用語： バッファサイズ ,  *実時間 ,  上界 ,  *ネットワークオンチップ , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  計算機網  (JC03000K)

タイトルに関連する用語 (5件)： ワームホール ,  NoC ,  実時間 ,  解析 ,  拡張