文献
J-GLOBAL ID:201702258975999893   整理番号:17A1345062

多層シリコン貫通ビア(TSV)デイジー・チェーン・構造における短絡と開放欠陥の局在化【Powered by NICT】

Localization of Short and Open Defects in Multilayer Through Silicon Vias (TSV) Daisy-Chain Structures
著者 (6件):
資料名:
巻: 59  号:ページ: 1558-1564  発行年: 2017年 
JST資料番号: H0383A  ISSN: 0018-9375  CODEN: IEMCAE  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
小形状因子と高帯域幅は,今日では三次元集積回路(3 D ICs)のための二の要請がある。これらの要件は,シリコン貫通ビアの使用により達成され,それらの半径のと同時に,それらの間のピッチの還元によることができる。限られた空間におけるデバイスのかなりの数を有する欠陥の生成(短い,開放,ボイドなど)の確率は必然的に増加した。性質,トポロジーおよび生成機構の欠陥の研究は,3-D-IC設計のために重要である。本文では,欠陥(開または短絡)の性質を決定し,その位置を推定し,欠陥構造の電気的パラメータの研究にその手法を,ロックインサーモグラフィのような侵襲的方法の使用を避けることができ手順を提案した。デイジーチェーン構造を作製し,開放か短い欠陥を意図的にチャネルに沿って配置した。欠陥の有りと無しで,等価静電容量とインダクタンスは,Sパラメータ,測定と三次元電磁シミュレーションから,から抽出し,提案した方法を定義し,検証するために用いた。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (4件):
分類
JSTが定めた文献の分類名称とコードです
プリント回路  ,  半導体集積回路  ,  集積回路一般  ,  固体デバイス材料 

前のページに戻る