文献

J-GLOBAL ID：201702259044843614   整理番号：17A1651011

断熱論理を用いた低電力バーニア時間へのディジタル変換器【Powered by NICT】

A low power vernier Time-To-Digital converter using adiabatic logic

著者 (2件)： Mahima R. (School of Computing, SASTRA UNIVERSITY, Thanjavur, Tamil Nadu, India) ,  Muralidharan D. (School of Computing, SASTRA UNIVERSITY, Thanjavur, Tamil Nadu, India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： NetACT  ページ： 90-94  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,断熱基づくバーニア時間-ディジタル変換器(VTDC)を提案した。一般に,静的基づくバーニアTDCは二遅延鎖とDフリップフロップに起因するより多くの電力を消費する。この問題を回避するために断熱基づくバーニアTDCを提案した。本提案のTDCは断熱インバータとDフリップフロップを用いたが,古典的TDCアーキテクチャ静的系インバータとDフリップフロップから成るで構築した。低電力で高分解能は本提案のTDCで達成された。,実装し,また異なる印加電圧での2段階,3段階,従来の4段階と提案したバーニアTDCの消費電力比較について考察した2段階,3段階,4段階伝統的と提案したバーニアTDC。バーニアTDCを180nm CMOS技術でシミュレーションした。その動作周波数は1.5kHzである。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 高分解能 ,  双安定回路 ,  計算機アーキテクチャ ,  *変換器 ,  消費電力 ,  *ディジタル方式 ,  CMOS ,  *電力
準シソーラス用語： 動作周波数 ,  印加電圧 ,  時間ディジタル変換器 ,  *低電力化 , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  論理回路  (NC05070B)

タイトルに関連する用語 (4件)： 断熱論理 ,  低電力 ,  ディジタル ,  変換器