文献

J-GLOBAL ID：201702260015340843   整理番号：17A1273839

多層電子基板に埋め込まれた体積加熱源の3次元定常状態温度の予測【Powered by NICT】

Three dimensional steady-state temperature prediction of volumetric heating sources embedded into multi-layer electronic board substrate

著者 (6件)： Rogie B. (Thales Corporate Engineering, 19-21 Avenue Morane Saulnier, Ve ́lizy-Villacoublay, France, 78140) ,  Monier-Vinard E. (Thales Corporate Engineering, 19-21 Avenue Morane Saulnier, Ve ́lizy-Villacoublay, France, 78140) ,  Nguyen N-M (Universite ́ Paris Ouest, Laboratoire Thermique Interfaces Environnement (LTIE), 50 rue de Se`vres Ville, d’Avray, France, 92410) ,  Laraqi N. (Universite ́ Paris Ouest, Laboratoire Thermique Interfaces Environnement (LTIE), 50 rue de Se`vres Ville, d’Avray, France, 92410) ,  Bissuel V. (Thales Corporate Engineering, 19-21 Avenue Morane Saulnier, Ve ́lizy-Villacoublay, France, 78140) ,  Daniel O. (Thales Corporate Engineering, 19-21 Avenue Morane Saulnier, Ve ́lizy-Villacoublay, France, 78140)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ITherm  ページ： 498-507  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： プリント配線基板(PWB)の内部層への活性チップを埋設電子ボードの密度を増加させるが,その構造内部の高い熱応力をもたらした。層内電力消費の限界を解析するための設計者を支援するために,種々の分析方法を用いて研究した。本研究では,三つの異方性層に基づく熱モデルに焦点を当てた。活性チップは平面または体積熱源と仮定した。これらの仮定は,すべてのPWB層を詳述した最新の数値モデルと比較した。予想されたように精度は源の幾何学的表現の依存した。体積源モデルは,±8%のとき平面ソースモデルは数値結果と相対誤差±16%以内であった。それにもかかわらず,両源モデルは,埋め込まれたチップ配置の熱的挙動を予測する迅速にそれらの高い能力を実証した。さらに,チップの三次元表現は,計算努力の観点から考察した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 電力消費 ,  *多層 ,  プリント基板 ,  異方性 ,  *熱源 ,  埋設 ,  *三次元 ,  熱応力
準シソーラス用語： 相対誤差 ,  数値モデル ,  熱モデル ,  *定常状態 , 【Automatic Indexing@JST】

分類 (3件)： 固体デバイス材料  (NC03020K) ,  プリント回路  (NA05040O) ,  固体デバイス製造技術一般  (NC03030V)

タイトルに関連する用語 (7件)： 多層 ,  電子 ,  体積 ,  加熱源 ,  3次元 ,  定常状態 ,  予測