文献

J-GLOBAL ID：201702260057990509   整理番号：17A0966003

低電力の設計,相対的タイミングに基づく非同期MSP430マイクロプロセッサ【Powered by NICT】

Design of a low power, relative timing based asynchronous MSP430 microprocessor

著者 (2件)： Bhadra Dipanjan (University of Utah) ,  Stevens Kenneth S. (University of Utah)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： DATE  ページ： 794-799  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 電力損が現代のディジタル回路における一次設計制約の1つである。高速計算を用いたビッグデータ分析に携帯型デバイスの大きさから,低エネルギー散逸は最も近代的なデバイスのための重要な要件である。本論文では,相対的タイミング駆動非同期法に基づく洗練された低電力回路設計方法論を例示した。新しい非同期有限状態機械実装に基づく低電力MSP430マイクロプロセッサ設計を提示した。設計同期よりも提案した非同期実装の電力利益を展示すると性能や電力消費に直接影響する主要な構造修飾を回避した。実装した非同期MSP430はほとんど同じパイプライン構造と同程度のスループットのための同期設計上の8x電力利点の最小値を示した。,設計に用いる新しい非同期状態機械実装について詳細に説明し,クロックレスシステムにおける設計通信非同期有限状態機械に効率的な方法を提示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 非同期状態 ,  携帯型 ,  有限状態機械 ,  ディジタル回路 ,  通信 ,  エネルギー散逸 ,  電力消費 ,  高速計算 ,  *マイクロプロセッサ ,  スループット ,  *電力
準シソーラス用語： 設計方法論 ,  ビッグデータ ,  *低電力化 , 【Automatic Indexing@JST】

分類 (1件)： 集積回路一般  (NC03161C)

タイトルに関連する用語 (4件)： 低電力 ,  設計 ,  非同期 ,  マイクロプロセッサ