文献

J-GLOBAL ID：201702260388660098   整理番号：17A1273575

抵抗メモリのための動的センス増幅器のオフセット解析と設計最適化【Powered by NICT】

Offset Analysis and Design Optimization of a Dynamic Sense Amplifier for Resistive Memories

著者 (4件)： Mraihi Salmen ,  Boujamaa El Mehdi ,  Dray Cyrille ,  Klein Jacques-Olivier
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ISVLSI  ページ： 326-331  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 抵抗メモリのための動的ラッチベースセンス増幅器の入力関連オフセットを広範囲に解析した。この回路は,小さくかつ大きな両信号解析を用いてモデル化し,不整合効果を評価し,プロセス変動に対する設計ロバスト性を支持した。オフセットに及ぼす種々の設計パラメータの影響を研究し,報告した。負荷容量はセンス増幅器オフセットに顕著な効果を持つことを示した。,この解析により提案した,20fF負荷荷重容量を持つ1σ変動で約200Ωまでの入力関連オフセット(論文の残りの部分で単純と呼ばれるオフセット)になる設計最適化。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 負荷容量 ,  信号解析 ,  ロバスト性 ,  *センス増幅器 ,  モデリング ,  *オフセット ,  不整合
準シソーラス用語： 設計変数 ,  プロセス変動 ,  *設計最適化 ,  *抵抗メモリ , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： 抵抗メモリ ,  センス増幅器 ,  オフセット ,  解析 ,  設計最適化