文献

J-GLOBAL ID：201702260839432293   整理番号：17A1346432

TCAD混合モードシミュレーションの性能を向上するためのデバイス州立図書館の利用【Powered by NICT】

Using a Device State Library to Boost the Performance of TCAD Mixed-Mode Simulation

著者 (2件)： Dai Xiaoliang (Department of Electrical Engineering, Princeton University, Princeton, NJ, USA) ,  Jha Niraj K. (Department of Electrical Engineering, Princeton University, Princeton, NJ, USA)
資料名： IEEE Transactions on Very Large Scale Integration (VLSI) Systems  (IEEE Transactions on Very Large Scale Integration (VLSI) Systems)
巻： 25  号： 9  ページ： 2616-2624  発行年： 2017年 
JST資料番号： W0516A  ISSN： 1063-8210  CODEN： ITCOB4  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 作製を受ける前技術コンピュータ支援設計(TCAD)素子と小さな回路シミュレーションは,回路の特性と性能を調べるための数値および物理モデルを使用した。このように,これらのシミュレーションは,VLSI設計,最適化,および検証における重要な役割を果たしている。しかし,収束性の貧しさ,および高いCPU時間の影響を受け,TCAD混合モードシミュレーションを行った。本論文では,この挑戦課題を解決する新しいシミュレーションフローを提案した。素子状態ライブラリーを構築するための単一デバイスから獲得されたデバイス状態用いた。,完全Newtonアルゴリズムに基づく回路レベルシミュレーションのための大域的初期推定を形成するデバイスレベル解を利用する。これは顕著な効率向上をもたらす。標準セルライブラリとミラー加算器のための準定常(あるいはdc)動作点確立のための平均速度向上は6.9×と21.2×であったが,スタティックランダムアクセスメモリ静的雑音余裕抽出のためのCPU時間は47.0%減少した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： アルゴリズム ,  CAD【計算機】 ,  加算器 ,  最適化 ,  *混合モード ,  回路シミュレーション ,  *シミュレーション ,  効率化 ,  SRAM ,  CPU時間
準シソーラス用語： 静的雑音余裕 ,  セルライブラリ ,  VLSI設計 ,  物理モデル ,  *TCAD , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (4件)： TCAD ,  混合モード ,  シミュレーション ,  図書館