文献

J-GLOBAL ID：201702260844831931   整理番号：17A1250112

250MHz多サンプル補償器を用いた全ディジタル完全集積化誘導バックレギュレータと130nm CMOSにおける軽量自動チューナ【Powered by NICT】

An All-Digital Fully Integrated Inductive Buck Regulator With A 250-MHz Multi-Sampled Compensator and a Lightweight Auto-Tuner in 130-nm CMOS

著者 (5件)： Kar Monodeep (Department of Electrical and Computer Engineering, Georgia Institute of Technology, Atlanta, GA, USA) ,  Singh Arvind (Department of Electrical and Computer Engineering, Georgia Institute of Technology, Atlanta, GA, USA) ,  Rajan Anand (Intel Corporation, Hillsboro, OR, USA) ,  De Vivek (Intel Corporation, Hillsboro, OR, USA) ,  Mukhopadhyay Saibal (Department of Electrical and Computer Engineering, Georgia Institute of Technology, Atlanta, GA, USA)
資料名： IEEE Journal of Solid-State Circuits  (IEEE Journal of Solid-State Circuits)
巻： 52  号： 7  ページ： 1825-1835  発行年： 2017年 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 11.6nHワイヤボンドインダクタンスと3.2nFオンチップ静電容量を用いた125MHz完全集積化された誘導バック電圧調整器を,130nm CMOSを提案した。全ディジタルアーキテクチャは,ディジタルプロセスノードの統合を容易にするために提示した。迫り,減少精度計算を用いた複数試料のディジタル補償器により可能になった増強された帯域幅を実証した。高速・軽量オートチューニングエンジンは受動部品を変化させながら,定態安定度と過渡応答を最適化するために提示した。抵抗過渡補助スキームと適応全ディジタル不連続伝導モード制御は,過渡応答時間を短縮し,軽負荷効率の向上のために提起した。130nmテストチップは,71%のピーク効率と大きな参照過渡中の2.9V/μs出力スルーを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *同調器 ,  不連続性 ,  電圧調整器 ,  *補償装置 ,  定態安定度 ,  帯域幅 ,  *ディジタル方式 ,  過渡応答 ,  静電容量 ,  *CMOS ,  最適化
準シソーラス用語： テストチップ ,  受動素子 ,  オンチップ ,  *軽量 , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (10件)： サンプル ,  補償器 ,  ディジタル ,  集積化 ,  誘導 ,  バック ,  レギュレータ ,  CMOS ,  軽量 ,  チューナ